《工程背景下的单片机原理及系统设计》第31章.pptVIP

位和字节的概念 工程背景下的单片机原理及系统设计 工程背景下的单片机原理及系统设计 ⑤ 三态门电路不仅仅用在数字电路芯片的数据总线上，利用其高阻态，可以将几个输入或输出信号接入同一输入或输出口，分时对他们进行操作，共享系统资源。单个三态门可以用三极管来构造，一个简单的方案如图3-13所示。当电子开关接通时， Vout与Vin呈反逻辑，当控制电子开关断开时，Vout为高阻态。图3-13是一个反相输出三态门。将多个三态门的输出接入一个输入端，Control可控制各路输入信号分时接入，总线上各个器件分别接入总线的机理与此过程相似。 输出电路是上、下两个场效应管形成的推拉式结构，大大提高了负载能力，上方的场效应管这时起到内部上拉电阻的作用。 当P0口作为数据输入时，仅从外部存储器（或I/O）读入信息，对应的“控制”信号为0，MUX接通锁存器的 端。 由于P0口作为地址/数据复用方式访问外部存储器时，CPU自动向P0口写入FFH，使下方场效应管截止，上方场效应管由于控制信号为0也截止，从而保证数据信息的高阻抗输入，从外部存储器输入的数据信息直接由P0.x引脚通过输入缓冲器BUF2进入内部总线。 2.5.5 P1～P3口驱动LED发光二极管 下面讨论P1～P3口与LED发光二极管的驱动连接问题。 P0口与P1、P2、P3口相比，P0口的驱动能力较大，每位可驱动8个LSTTL输入，而P1、P2、P3口的每一位的驱动能力，只有P0口的一半。 当P0口某位为高电平时，可提供400?A的电流； 当P0口某位为低电平（0.45V）时，可提供3.2mA的灌电流。 工程背景下的单片机原理及系统设计 3.1.7 常用的几类存储器 存储器是单片机的重要资源，从表3-1可以看出，51机系列，有多种存储器被使用。 为防止程序内容丢失，程序存储器总是做成“只读不写”型的，称为ROM“只读存储器”。要注意：不要将只读存储器理解为总是不可写的，因为在一定条件下，要将单片机的程序代码写入程序存储器。只读强调的是，在单片机正常工作的条件下，数据的写被保护了。程序存储器掉电后数据不丢失，数据一般可保护10年以上。 根据程序存储器写入条件，将只读存储器分类如下 工程背景下的单片机原理及系统设计 ROM：程序由厂家出厂时固化在芯片中，如8051 OTP：数据或程序代码写入一次，仅有一次，之后不能改写 EPROM：数据或程序代码可以通过编程器写入，并通过紫外线擦除后可以反复改写，次数一般在几千次以上（与编程器的质量有关），如8751； FLASH：称为闪速存储器：特点是可通过编程电压带电擦除片内数据，将新的程序代码写入，擦写次数在5万次以上（也与编程器的质量有关），成本低，使用方便，如89C51，89C52等。 工程背景下的单片机原理及系统设计 此外ATMEL公司还精简了51机，形成89C1051、2051、4051等产品，他们均为20管脚封装，分别带有1K、2K、4K FLASH程序存储器。 EEPROM：电可擦除的数据/程序存储器。属于非易失性存储器。当单片机系统需要保存工作数据表这类随机数据时，比如，工作参数表、故障表、序列号、工作进程等，要求单片机在线存储数据，可选用EEPROM。这类存储器与FLASH的区别是EEPROM可按字节写，而FLASH只能按页擦、写。因此，当存储的数据量较小时，用EEPROM更方便。 工程背景下的单片机原理及系统设计 3.1.8 51系列单片机振荡周期、状态周期、机器周期 1.51系列机振荡周期、状态周期、机器周期 从图3-3可看到，内部时钟发生器的输出到定时控制逻辑模块，产生CPU操作时序，是CPU的心脏。 为了理解单片机的工作过程，及对定时器初值、波特率的计算，要对51机周期概念有深入的理解，分析的思路：振荡周期→状态周期→机器周期→CPU时序。 （1）振荡周期 指单片机内部振荡源信号的周期，或外部时钟方式下在XTAL1引脚上输入的时钟信号的周期。 工程背景下的单片机原理及系统设计 （2）状态周期 又称S周期。是CPU工作的节拍。其周期是振荡周期的两倍。状态周期分两个节拍，即P1和P2节拍，每个节拍的周期即为振荡周期。 （3）机器周期 是标准51指令执行时间的基本单位。一个机器周期由6个状态周期或12个振荡周期组成。一个机器周期可依次表示为S1P1、S1P2、S2P1、...、S6P1、S6P2。 工程背景下的单片机原理及系统设计 （4）指令周期 是指CPU执行一条指令所占用的全部时间。51指令系统共有111条，按执行的时间分，单周期指令有64条，双周期指令有45条，只有乘、除2条指令为4周期。在12MHz时钟条件下，执行时间分别为1μs、2μs、4μs。经常需要计算机器周期或指令周期