可程式逻辑.PPTVIP

書名: Verilog硬體描述語言數位電路書局: 儒林圖書書號: TB-027作者: 鄭信源 1.1 近代數位設計 使用軟體工具完成設計 系統複雜化 使用軟體工具完成符合性能要求的設計元件與系統 從低層次的閘設計到 由高層次功能單元組成的元件 近代數位設計(續) 硬體描述語言(HDL) 數位硬體以類似軟體方式的文字描述來代表 使用電子設計自動化（EDA）軟體工具 執行合成與模擬 合成是將規格轉換為實際的設計實作 模擬是使規格或詳細的實作產生作用 以驗證是否正確的操作 合成與模擬EDA工具需使用圖形或文字的方式 將設計者的構想轉移到工具本身內 常見的HDL為Verilog與VHDL 近代數位設計(續) 設計高性能全客戶製作(full-custom) IC是 困難的工作 經常使用閘陣列建構半客戶製作 IC 使用閘陣列的應用型積體電路（Application-Specific Integrated Circuit，ASIC）設計 可規劃邏輯(Programmable Logic) 最早的可規劃邏輯裝置(PLD)是 可規劃邏輯陣列(PLA) 可規劃陣列邏輯(PAL)是延伸PLA的概念 近年來的可規劃邏輯包括CPLD與FPGA 1.5 可程式