1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 通信/网络

一种支持高效加法的 FPGA 嵌入式 DSP IP 设计.PDFVIP

  • 21
  • 0
  • 约4.12万字
  • 约 7页
  • 2017-11-12 发布于天津
  • 举报

一种支持高效加法的 FPGA 嵌入式 DSP IP 设计.PDF

    第卷第期太赫兹科学与电子信息学报年月文章编号一种支持高效加法的嵌入式设计王楠黄志洪杨海钢丁健中国科学院电子学研究所北京中国科学院中国科学院大学北京摘要提出了一种支持可变位宽高效加法的现场可编程逻辑门阵列嵌入式数字信号处理单元知识产权硬核结构相比于公司的结构基于本文提出的优化结构可以更高效地实现加法乘加以及累加等多种应用利用软件对不同数据类型和位宽的输入实现数据预处理减小了硬件资源的开销并进一步提升了电路性能同时在结构中加入了乘法旁路器和二级符号位扩展的加法电路在减小实现面积的同时支持超高位宽高速

    第 15 卷 第 5 期 太赫兹科学与电子信息学报 Vo1.15，No.5 2017 年 10 月 Journal of Terahertz Science and Electronic Information Technology Oct.，2017 文章编号：2095-4980(2017)05-0867-07 一种支持高效加法的 FPGA 嵌入式 DSP IP 设计

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >