基于嵌入式的图像监控仪.docxVIP

基于S3C2410的图像监控设计 院系：电子信息系 班级：应电082 小组成员：孙国强，李力，潘王旭，明胜，杨显然，吴娱，倪亚飞 一、图像监控系统总体设计 整个系统的总体设计分为硬件和软件系统两部分。硬件设计部分主要包括以下几个模块：系统主控制器、压缩编码部分、网络接口模块、摄像机控制模块以及PC端监控部分。系统的主控制器模块主要有主控制芯片S3C2410、数据存储NADA Flash以及内存单元SDRAM组成。其中主控制芯片S3C2410主要负责系统的整体调度，为整个系统的核心；NADA Flash里固化了Linux的BOOTLOADER、系统内核、文件系统、应用程序以及环境变量和系统配置文件等；SDRAM作为内存单元供系统运行时使用。压缩编码部分主要由视频数据采集芯片、MPEG一4压缩芯片以及SDRAM组成，负责将视频流转化为MPEG-4数据流。 1.1 系统硬件设计  eq \o\ac(○,1)、主控制器模块 在整个系统中，主控制器是核心部件。文中选用的是三星公司的S3C2410，是一款基于ARM920T核的32位微控制器，其主频可达203HZ，性价比较高，能很好的满足嵌入式Linux系统的性能需求。其主要功能是在正常工作状态下调度控制整个系统工作，在系统上电时配置所有需丁作的芯片的功能寄存器，并通过以太网控制器控制物理层芯片发送视频码流。S3C2410通过片内的Nand Flash控制器和SDRAM控制器对外围的Nand Flash和内存单元SDRAM进行控制，利用片内的标准UART实现对串口芯片的控制，通过片 内地址、数据以及控制总线对片外的网络芯片进行控制。系统控制原理框图如图1所示。 图1.控制原理图 1.2 图像压缩编码模块 压缩编码模块包括两部分：模拟视频信号采集和MPEG一4压缩模块。视频输入解码j芷：片采用TI公司的TVP5150，压缩编码芯片采用映佳公司的MPG440。TVP5 1 05支持NTSC／PAL／SECAM等3种制式，实现模拟视 频信号转换为数字并行信号ITU—RBT．601或ITU—RBT．656码流格式，正常工作时的功耗仅为115mW。MPG440具有采用符合工业标准的16b／32b的双向主机接口。用来与视频解码芯片和主控制器进行通信，而且支持VGA、QVGA、CIF、QCI、D1五种分辨率模式。主控制芯片通过HPI接口实现MPG440寄存器的初始化配置，接收MPEG一4数据流，整个压缩编码模块硬件原理图如图2所示。 解码芯片TVP5150的AIPIA模拟信号输入口与摄像头的信号输H{端相连，并向压缩编码芯片MPG440传送视频信号。由于TVP5 150分场同步脉冲和行同步脉冲，分别对应的输出端为VSYNC和HSYNC，MPG440根据与之相的VSYNC和HSYNC信号线来实现图象的场同步和行同步操作，MPG440的视频信号输入数据线DATA_TV[7：0]与TVP5 150的输出端YOUT[7：0]相连MPG440_哿接收到的数据流传送到压缩编码单元，压缩编码后的视频数据存储到外部SDRAM中，TVP5150所需的14．31818M赫竣时钟频率由外部硬件电路提供，MPG440可通过I／0口对TVP5150的参数进行设置。MPG440通过片内的PDMA控制器和SDRAM控制器来实现对SDRAM的访问，并同时将数据流通过HPI总线发送到S3C2410以便通过网络进行传输。  eq \o\ac(○,2).压缩编码模块 图2·压缩编码模块电路 二、S3C2410基本外围电路设计 2.1 系统框图(如图3) 图3.系统框图 2.2电源电路 S3C2410工作时内核需要1．8 V电压，I／O端口和外设需要3．3 V电压．VDDi／VDDiarm引脚是供S3C2410内核的1．8 V电压；VDDalive引脚是功能复位和端口状态寄存器电压．M12引脚RTCVDD是RTC模块的1．8 V电压，用电池供电保证系统的掉电后保持实时时钟．VDDOP引脚是I／O端口3．3V电压；VDDMOP引脚是存储器I／O端口电压；还有一系列VSS引脚需要接到电源地上．5V的输入电压通过AS1117完成5V到3.3V和1.8V的电压转换。电源电路如图4所示。 图4.电源电路 2．3晶振电路 S3C2410内部有时钟管理模块，有2个锁相环，其中MPLL能够产生CP主频FCLK、AHB总线外设时钟HCLK和APB总线外设时钟PCLK；UPLL产生USB模块的时钟。OM3、OM2都接地时，主时钟源和USB模块时钟源都由外接