模拟数字电路（金乃高）第21章 触发器和时序逻辑电路.pptVIP

Timing sequence for a 4-bit Johnson counter. Timing sequence for a 5-bit Johnson counter. 10-bit ring counter A 10-bit ring counter shift register The shift register as a time-delay device. D 触发器 基本RS触发器 导引电路 21.1.3 D 触发器 1.电路结构 反馈线 D触发器状态表 D Qn+1 0 1 0 1 上升沿触 发翻转 D 触发器 74LS74双D触发器 74LS74引脚图 每个芯片内有两个独立的 D 触发器。 CP上升沿( )触发器翻转。 每个 D 有各自的置 0 端和置 1 端, 低电平有效。 D 触发器逻辑符号 D CP Q Q RD SD D 触发器工作波形图 CP D Q 上升沿触发翻转 D 触发器 D CP Q Q RD SD 21.1.4 触发器逻辑功能的转换 1. 将JK触发器转换为 D 触发器 当J=D，K=D时，两触发器状态相同 仍为下降沿 触发翻转 2. 将JK触发器转换为 T 触发器 (保持功能) (翻转功能) 当J=K时，两触发器状态相同 3. 将 D 触发器转换为 T′触发器 触发器仅具有翻转功能。 即要求来一个CP， 触发器就翻转一次。 CP Q Q D * D 触发器 上升沿 Positive going edge (rising edge) JK 触发器 JK=00 保持JK=01 0 JK=10 1 JK=11 翻转 flip-flop as a 1 bit storage element cache 静态 RAM 双稳态触发器 Register for parallel data storage Frequency Division JK=00 保持JK=01 0 JK=10 1 JK=11 翻转 Counting 7.2 时序逻辑电路分析方法 时序逻辑电路又称时序电路，它主要由存储电路和组合逻辑电路两部分组成。 根据电路状态转换情况的不同，时序逻辑电路分为: 同步时序逻辑电路：触发器的时钟输入端CP都连在一起。 异步时序逻辑电路：时钟脉冲只触发部分触发器，其余触发器则是由电路内信号触发的。 基本分析步骤如下: 1．写方程式：输出方程 、驱动方程 、状态方程; 2．列状态转换真值表; 3．逻辑功能的说明; 4．画状态转换图和时序图 [例] 试分析电路的逻辑功能，并画出状态转换图和时序图。 （1）写方程 ② 驱动方程： ③ 状态方程： ① 输出方程： （2）状态转换真值表 （3）状态转换图 （4）电路功能：该电路在输入第6个计数脉冲CP后，返回原来的状态，同时输出端Y输出一个进位脉冲。因此，该电路为同步6进制加法计数器。 7.3 寄存器 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时,要 n 个触发器。 寄存器通常由D触发器构成，有时钟 按功能分 数码寄存器 移位寄存器 寄存器 仅有寄存数码的功能。 清零 寄存指令 通常由D触发器或RS触发器组成。 并行输入方式 0 0 0 0 1 1 0 1 寄存数码 1 1 0 1 触发器状态不变 移位寄存器 不仅能寄存数码，还有移位的功能。 所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。 按移位方式分类 单向移位寄存器 双向移位寄存器 寄存数码 1. 单向移位寄存器 清零 1 移位脉冲 2 3 4 1011 数据依次向左移动，称左移寄存器，输入方式为串行输入。 从高位向低位 依次输入 数码输入 1 0 1 1 0 0 0 0 将JK触发器转换为 D 触发器 1. 单向移位寄存器 5 移位脉冲 6 7 8 清零 1011 数码输入 1 0 1 1 再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。 串行输出方式 左移寄存器波形图 1 1 1 1 0 1 1 Q0 Q3 Q2 Q1 1 1 1 0 待存数据 1011存入寄存器 从Q3取出 0 1 1 1 1 4 位左移移位寄存器状态表 0