基于FPGA通用位同步器设计.docVIP

基于FPGA通用位同步器设计 　　摘 要： 设计了一种基于FPGA的通用位同步器。该同步器采用改进后的Gardner算法结构，其中，内插滤波器采用系数实时计算的Farrow结构，定时误差检测采用独立于载波相位偏差的GA?TED算法，内部控制器和环路滤波器的参数可由外部控制器设置，因而可以适应较宽速率范围内的基带码元。阐述传统Gardner算法的原理，给出改进后的设计和FPGA实现方法，最后对结果进行仿真和分析，证明该方法的正确性。 关键词： Gardner； 位同步； FPGA； Farrow 中图分类号： TN713?34 文献标识码： A 文章编号： 1004?373X（2013）15?0045?05 Design of universal bit synchronizer based on FPGA NIE Wei， LIN Zhu （Center of Computer System and Communication Laboratory， Beijing University of Chemical Technology， Beijing 100029， China） Abstract： A universal bit synchronizer based on the Gardner algorithm is designed in this paper. The improved Gardner algorithm structure is adopted in the synchronizer to meet the requirements of the universal demodulator based on the software radio， which means that the bit synchronization could be achieved when the rate of baseband signals is changed in a wide range. In this paper， the principle of the traditional Gardner algorithm is introduced. The improved design and FPGA?based implementation methods are given. In particular， the interpolation filter coefficients can be computed in real time by Farrow structure， and GA?TED algorithm which is independent of the carrier phase error was used in timing error detection， while parameters of the loop filter and internal controller can be set up by the external controller. At last， the simulation and test results show that the method is correct. Keywords： Gardner； bit synchronization； FPGA； Farrow 0 引 言 数字通信中，位同步性能直接影响接收机的好坏，是通信技术研究的重点和热点问题。通信系统中，接收端产生与发送基带信号速率相同，相位与最佳判决时刻一致的定时脉冲序列，该过程即称为位同步。常见的位同步方法包括滤波法和鉴相法。滤波法对接收波形进行变换，使之含有位同步信息，再通过窄带滤波器滤出，缺点是只适用于窄带信号。最为常用的位同步方法是鉴相法，包括锁相法和内插法两种。锁相法采用传统锁相环，需要不断调整本地时钟的频率和相位，不适合宽速率范围的基带码元同步。而内插法则利用数字信号的内插原理，通过计算直接得到最佳判决点的值和相位。 文献[1]提出的Gardner算法即是基于内插法的原理，通过定时环路调整内插计算的参数，从而跟踪和锁定位同步信号，该算法的优点在于不需要改变本地采样时钟，可以适应较宽速率范围内的基带信号，因而具有传统方法不可替代的优势。文献[2]给出了Gardner算法的实现方法，为算法的应用提供了基础。文献[3]提出的Farrow结构非常适合实现Gardner算法的核心，即内插滤波器部分，其优点是资源占用较少，且滤波器系数实时计算，便于内插参数调整。文献[4]主要研究定时误差检测，但在定时误差检测