数字电子技术基础第2版工业和信息化高职高专“十二五”规划教材立项项目课件作者焦素敏第8章节.pptVIP

第8章 半导体存储器及可编程逻辑器件 8.1 随机存取存储器RAM 8.2 只读存储器ROM 8.3 可编程逻辑器件PLD 半导体存储器与可编程逻辑器件都属于大规模集成电路器件。 8.1 随机存取存储器RAM 2.地址译码器 地址译码器用以决定访问哪个字单元，它将外部给出的地址进行译码，找到惟一对应的字单元。一般RAM都采用两级译码，即行译码器和列译码器。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。 3.读写控制电路 控制电路工作状态，当片选信号 (CS) 有效时，芯片被选中，RAM可以正常工作，否则芯片不工作。读写控制信号（R/W）用以决定对被选中的单元是读还是写，R/W为高电平时进行读操作，低电平时进行写操作。 8.1.2 RAM的存储元 1.六管静态存储单元 六管静态存储单元电路如图8.4所示。其中MOS管为NMOS，V1～V4组成的两个反相器交叉耦合构成一个基本RS触发器，用于存储一位二进制信息，V5、V6为门控管，由行译码器输出的字线Xi控制其导通或截止；V7、V8也是门控管，由列译码器输出Yj控制其导通或截止，也是数据写入或读出的控制电路。 读写操作时，Xi＝1，Yj＝1，V5、V6、V7、V8均导通，触发器的状态与位线上的数据一致。 采用六管NMOS静态存储单元的静态RAM有2114(1K×4位)、2128(2K×8位)等。 采用六管结构的还有CMOS静态RAM，常用的芯片有6116(2K×8位)、6264(8K×8位)、62256(32K×8位)等。 2.单管动态存储单元 动态RAM的存储单元有四管、三管、单管几种结构形式。下面主要对单管动态存储单元简略介绍。 单管动态存储单元电路如图8.5所示。MOS电容Cs用于存储二进制信息，若电容Cs充有足够的电荷，表示存储信息为1，否则为0。 8.1.3 RAM的扩展 1.位扩展 扩展的方法是，将各片RAM的地址线、片选线、读写线对应并接在一起，而使各片RAM的数据端各自独立，作为存储器字的各条位线。用8个1024×1位RAM构成的1024×8位的存储器如图8.6所示。 2.字扩展 当RAM芯片的位数能满足系统位数的要求，而字数不够时，可进行字数的扩展。字数扩展的方法是，将各芯片的地址线、数据线、读写线并接在一起，把存储器扩展所要增加的高位地址线与译码器的输入相连，译码器的输出端分别接至各片RAM的片选控制端。用8个1K×4位的RAM芯片构成的8K×4位存储器的接线原理图如图8.7所示。 8.2 只读存储器ROM ROM用来存放固定不变信息的，如常数表、和程序等，由专用装置写入；正常工作时只能读出，而不能随时改写信息。断电后信息不丢失，即具有非易失性。 2. PROM 当25V电压去掉后，被二氧化硅包围的浮置栅上的电子很难泄漏，可长期保留。 EPROM使用最广泛 2716(2K×8位) 2732(4K×8位) 2764(8K×8位) 27128（16K×8位） 27256（32K×8位） 8.3 可编程逻辑器件PLD 8.3.1 概述 1. PLD的基本结构 2. PLD的逻辑符号画法和约定 PLD大都为国外产品，描述PLD内部基本结构的逻辑符号一般采用国外传统的画法，如图8.20所示。 阵列中十字交叉处的连接情况有三种，如图8.21所示。 8.3.2 PAL和GAL 在简单PLD中，PROM主要用于存放数据和微程序，若用来实现逻辑函数很不经济，而PLA虽然其与、或阵列均可编程，使用比较灵活，但由于缺少高质量的支撑软件和编程工具，实际中很少使用，故本节仅介绍PLD中的PAL和GAL。 2．PAL的输出结构 2.GAL 通用阵列逻辑GAL的输出电路与PAL不同，它用一个可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell）来取代PAL器件的各种输出反馈结构，因而输出可以组态。GAL的许多优点正是源出于OLMC。 1. OLMC的结构与原理 输出极性通过异或门可编程，使GAL能实现多于8个乘积项的功能，如 Y=A+B+C+D+E+F+G+H+I 式中有9个乘积项，而或门只有8个输入端，如果采用摩根定理，则 Y=A·B·C·D·E·F·G·H·I ? 输出只有一个乘积项，只需要通过编程使其输出极性取反即可。 优点：GAL器件通过结构控制字可以