PLD与数字系统设计李辉第4章节ISE5.1i开发系统.pptVIP

第4章 ISE 5.1i开发系统 4.1 设计流程 4.2 工程管理用户界面 4.3 VHDL的输入方法 4.4 基于电路原理图输入的设计方法 4.5 状态转换图描述状态机 4.6 硬件描述语言和电路原理图混合输入方式 4.1 设 计 流 程 一般采用CPLD或FPGA芯片设计电子系统时，从设计输入到将调试后的程序下载到CPLD或FPGA芯片的工作流程如图4-1所示。 利用ISE 5.1i开发系统，从设计输入(例如，选择VHDL输入)到将调试后的程序下载到CPLD或FPGA芯片的步骤如下： (1) 双击ISE 5.1i开发系统的项目导航器图标 启动开发系统，创建一个新的工程项目，选择“File”→“New Project”，输入工程项目存放的路径和工程项目文件名。 (2) 选择器件系列型号、器件型号、封装形式、器件速度和设计流程(例如，选择“XST VHDL”)。 图4-1 设计流程 (3) 新的工程项目建立后，在工程管理窗口下，选择“Project”→“New Source”，弹出对话选择框，在对话选择框中选择“VHDL Module”，定义端口输入/输出信号，进入VHDL文本编辑器。 (4) 完成VHDL程序设计后，进行语法(Syntax)检查和综合(Synthesis)。 (5) 进行仿真操作时，需要编写输入信号激励文件，可采用VHDL编写仿真测试文件或采用波形编辑测试文件。 (6) 仿真操作。在工程资源管理窗口中选中测试程序，再在当前资源管理窗口中选中“Simulate Behavioral VHDL Model”操作选项，观察仿真波形。 (7) 确定芯片管脚与信号的对应关系。在工程管理窗口下，选择“Project”→“New Source”，在对话选择框中选择“Implementation Constraints File”操作选项，并输入用户约束文件名，用户约束文件将出现在工程资源窗口中，用鼠标双击用户约束文件，进入输入芯片管脚窗口。 (8) 在当前资源管理窗口中，用鼠标双击“Implement Design”操作选项，完成转换、映射、布局布线等功能。 (9) 将设计程序下载到CPLD或FPGA芯片中。在当前资源管理窗口中，用鼠标双击“Configure Device(iMPACT)”操作选项，选择下载的方式和下载的文件，最后由CPLD或FPGA芯片实现用户设计的逻辑功能。 4.2 工程管理用户界面 工程管理的主界面由标题栏(显示当前工程的路径和程序名称)、菜单栏、工具栏、工程资源管理窗口、当前资源管理窗口、硬件描述语言输入窗口、信息显示窗口和状态栏等部分组成，如图4-2所示。 图4-2 工程管理用户界面 4.3 VHDL的输入方法 用硬件描述语言VHDL描述一个如图4-3所示的具有清零功能的加/减计数器。时钟输入信号为clk(上升沿有效)；清零输入信号为reset(低电平清零)，使用一个按键控制reset信号；加/减计数控制信号为dir(高电平时计数值递增，低电平时计数值递减)，使用一个按键控制dir信号；8位二进制输出信号为q，分别控制8个LED发光二极管。 图4-3 8位计数器 4.3.1 创建一个新的工程项目 创建一个新的工程项目，选择“File”→“New Project”，弹出如图4-4所示的对话框。 在“New Project”对话框中的“Project”一栏中输入工程项目存放的路径，如E:\users\LH\fpgaprg\。在“Project Name”一栏中输入工程项目文件名，如counter8。开发系统自动创建一个counter8的子目录。 图4-4 新工程项目对话框 在Value包含的五个选择对话框中，分别选择器件系列型号、器件型号、封装形式、器件速度和设计流程。每个对话框都有下拉列表供选择。例如：器件系列型号为Spartan2，器件型号为xc2s15，封装形式为vq100，设计流程选XST VHDL(XST是Xilinx公司自主开发的综合工具，由于Xilinx公司最了解自己设计的可编程逻辑芯片，因此使用XST综合工具开发Xilinx公司的产品是比较好的选择)，如图4-5所示。 图4-5 选择器件型号和设计流程