微机原理与接口技术课件作者毛红旗第8-10章节.pptVIP

第8章 中断系统 第9章 DMA控制接口 第10章 并行通信接口 ⑵用于同CPU连接的信号有： ①D7-D0：数据线，双向，三态，可连接CPU的数据总线。 ②CS：片选信号，输入，低电平有效。只有当CS为低电平时，才能对8255A进行读写操作。当CS为高电平时，就切断了CPU与8255A的任何联系。通常，CS是由系统的高位地址线经I/O端口地址译码电路产生。 ③A1、A0：片内寄存器选择信号（端口选择），输入，与系统地址总线的低位相连，用来寻址8255A内部的寄存器。8255A内部有3个数据端口和1个控制端口，共4个端口。规定当A1、A0为00时，选中PA口；为01时，选中PB口；为10时，选中PC口；为11时，选中控制口。 ④RESET：复位信号，输入，高电平有效。当RESET信号来到时，清除控制寄存器并将8255A的PA、PB、PC三个端口均置为输入方式；输出寄存器和状态寄存器被复位，三个端口的外部口线均呈高阻悬浮状态。这种状态一直维持到用方式命令使其改变为止。 ⑤RD：读信号，输入，低电平有效。当CPU执行IN指令时使RD有效，CPU可以从8255A中读取数据。 ⑥wr：写信号，输入，低电平有效。当CPU执行OUT指令时使WR有效时，CPU可以往8255A写入数据或命令字。 除此以外，8255A还有二个引脚信号：电源Vcc和地线GND。 3、8255A的内部编程结构 8255A的内部组成框图如图10.3.2所示，由四部分组成： ①数据总缓冲器 这是一个三态8位双向缓冲器，用作与CPU系统数据总线相连时的缓冲部件，CPU通过输入/输出指令来实现对缓冲器发送或接收数据。8255A所接收到所有数据和控制信息以及送往CPU的状态信息都是通过该缓冲器传送的。 ②8位输入/输出端口PA、PB、PC 8255A有三个8位端口PA、PB和PC，各端口都可由程序设定为各种不同的工作方式。 PA口：有一个8位的数据输入锁存器和一个8位的数据输出锁存/缓冲器； PB口：有一个8位数据输入缓冲器和一个8位数据输入输出、锁存/缓冲器； PC口：有一个8个位数据输入缓冲器和一个8位输出锁存/缓冲器。 通常，将PA口与PB口作用输入输出的数据端口，PC口用作控制或状态信息的端口。在方式选择控制字的控制下，PC口可以分为两个4位端口，每个端口包含一个4位锁存器，可分别同PA口和PB口的配合使用，用作控制信号（输出），或作为状态信号（输入）。 ③A组和B组的控制电路 A组控制部件用来控制PA口和PC口高4位（PC7~PC4）；B 组控制部件用来控制PB口和PC口的低4位（PC3~PC0）。这两组控制电路根据CPU发出的方式选择控制字来控制8255的工作方式，每组控制组都接收来自读/写控制逻辑的命令，接收来自内部数据总线的控制信息，并向与其相连的端口发出适当的控制信号。 ④读/写控制逻辑 用来管理数据信息、控制信息和状态信息的传送，它接收来自CPU地址总线的A1、A0地址信号和控制总线的有关信号（、、、RESET），向8255的A、B两组控制部件发送命令。读/写控制逻辑控制了总线的开放、关闭和信息的传送方向。8255A的基本操作以及在PC机系统和试验插件板上的端口地址分配如表10.3.1所示。 总线悬浮 1 1 × × 0 303H 63H 非法 控制口不可读 1 0 1 1 0 无操作 × × × × 1 303H 63H 写控制字 控制口←数据总线(←CPU) 0 1 1 1 0 302H 62H 写数据 PC口←数据总线(←CPU) 0 1 0 1 0 301H 61H 写数据 PB口←数据总线(←CPU) 0 1 1 0 0 300H 60H 写数据 PA口←数据总线(←CPU) 0 1 0 0 0 302H 62H 读数据(状态) PC口→数据总线(→CPU) 1 0 0 1 0 301H 61H 读数据 PB口→数据总线(→CPU) 1 0 1 0 0 300H 60H 读数据 PA口→数据总线(→CPU) 1 0 0 0 0 试验板 PC系统 内容 基本操作 A0 A1 表 10.3.1 8255A基本操作及端口地址选择、分配表 10.3.2 8255A的编程命令 8255A的编程命令包括工作方式选择控制字和PC口按位操作控制字，它们是用8255A来组建各种接口电路的重要工具，需要熟练掌握。 由于这两个命令字都是送到8255A的同一个控制端口，故为了让8255A能够识别是哪个命令，采用在命令代码中设置特征位的方法来进行区分。如果写入的控制字的最高位D7=1，则该控制字为工作方式控制字；如果写入的控制字的最高位D7=0，则该控制字是PC口的按位复位/置位控制字。下面具体分析这两个控制字的格式和作用。 1、工作方式控制字 作用：指定8