网络处理器中微引擎的设计与实现毕业论文.docVIP

网络处理器中微引擎的设计与实现毕业论文 目 录 摘 要 I Abstrat II 目 录 IV 图表清单 VI 第1章 绪论 1 1.1 研究背景和意义 1 1.2 国内外研究和发展现状 2 1.3 论文的研究内容和结构安排 3 第2章 网络处理器微引擎研究 5 2.1 网络处理器及微引擎分析 5 2.1.1 P1600网络处理器介绍 6 2.1.2 解析微引擎 7 2.1.3 搜索微引擎 8 2.1.4 转发微引擎 9 2.1.5 修改微引擎 10 2.2 网络处理器微引擎设计技术研究 11 2.2.1 微引擎处理单元架构 11 2.2.2 微引擎指令集架构 12 2.2.3 微引擎并行技术 12 2.3 本章小结 13 第3章 转发微引擎设计与实现 15 3.1 指令集设计 15 3.1.1 专用指令集 15 3.1.2 寻址方式 18 3.1.3 寄存器模型 19 3.2 微引擎结构设计 19 3.2.1 微引擎结构描述 19 3.2.2 微引擎功能模块设计 20 3.3 微引擎流水线设计 26 3.3.1 流水线结构设计 26 3.3.2 流水线相关部件设计 27 3.4 微引擎设计实现方法 33 3.5 本章小结 33 第4章 微引擎设计验证和性能分析 35 4.1 微引擎功能验证 35 4.1.1 验证策略和方法 35 4.1.2 验证环境 38 4.1.3 验证过程和结果 42 4.2 微引擎性能评估 45 4.2.1 评估策略和方法 45 4.2.2 硬件开销评估 45 4.2.3 应用性能分析 51 4.3 本章小结 53 第5章 总结与展望 54 5.1 工作总结 54 5.2 工作展望 54 参考文献 56 在学期间发表的学术论文及取得的研究成果 58 致 谢 59 附 录 60 图表清单 图2.1微引擎单元组织结构图 5 图2.2系统结构框图 6 图2.3 P1600网络处理器结构框图...............................................................................7 图2.4解析微引擎组织结构 8 图2.5 Search1微引擎组织结构 9 图2.6 Search2微引擎组织结构 9 图2.7转发微引擎组织结构 10 图2.8修改微引擎组织结构 11 图2.9五级经典流水线 13 图3.1转发微引擎总体结构框图............................................................................... 21 图3.2微引擎内部模块示意图 21 图3.3 ALU执行单元原理图 22 图3.4 Minterm运算示意图 23 图3.5 MAX运算单元 24 图3.6 PRI_ENC运算单元 25 图3.7流水线时序 26 图3.8四级流水线 27 图3.9 P0级接口信号图 28 图3.10 P1级接口信号图 28 图3.11 P1级取指令原理图 29 图3.12 P2级A操作数译码原理图 30 图3.13 P2级取A操作数原理图 31 图3.14 P2级分支执行原理图 32 图4.1验证平台和待测设计的基本结构 36 图4.2 UVM与数字电路设计 37 图4.3 UVC解决方案 38 图4.4验证平台的总体结构 39 图4.5生成MOV指令激励的部分约束 40 图4.6 MOV指令功能覆盖率统计 42 图4.7微引擎验证流程 42 图4.8第一阶段各模块代码覆盖率统计结果 43 图4.9第一阶段各模块代码覆盖率统计结果 45 图4.10 JMP指令功能仿真结果 44 图4.11 SetMaxMin指令功能仿真结果 44 图4.12 FPGA Performance Summary 46 图4.12 FPGA关键路径报告 46 图4.14 Design Compiler综合流程 49 图4.15 ASIC综合关键路径报告 51 图4.15 FPGA硬件平台照片 52 表3.1微引擎指令集列表 15 表3.2全局Host寄存器 19 表4.1两种方式的测试激励数量关系 43 表4.2 FPGA各模块资源占用情况 47 表4.3吞吐量测试结果 52 表4.4丢包率测试结果 52 绪 论 研究背景和意义 当计算机网络发展到高速网络技术阶段，有了光纤媒介的广泛使用和传输技术的巨大进步，人们对网络带宽的需求也越来越大，中间网络处理设备逐渐成为了网络系统的瓶颈，因此人们需要处理速度更快的网络设备。此外，新的网络业务不断涌现和应用范围的不断扩大，中间网络设备需要处理更加复杂的协议，因此必须具有很好的灵活性和适应性，并针对不同客户提供差异化的服务质量（QoS）保障。所