fpga跨时钟域设计.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 总线信号跨时钟域 直接使用同步器会带来问题 正确方法 保持寄存器加握手信号 异步fifo设计 以上两种方法都要使用同步器 保持寄存器和握手 部分握手 全握手 缺点：延迟比较多 保持寄存器和握手 FIFO 同步FIFO：写时钟和读时钟为同一个时钟 异步FIFO：写时钟和读时钟为独立时钟 跨时钟域的数据信号需要用到异步FIFO，隔离时钟域，匹配读写速度 FIFO写满和读空标志的产生 读写指针比较产生 同步FIFO直接把读写时钟比较或运算产生 异步FIFO由于读写指针不同时钟域，比较前指针必须同步化 由于二进制的指针会出现多位同时跳变，直接由同步器进行同步化会有问题 异步FIFO设计 根据full和empty产生方法分为： Binary Code 结合保持握手 二进制寻址，二进制同步化后比较产生空满标志 Gray Code结合同步器 二进制寻址，Gray码同步化后，比较产生空满标志 Gray码寻址，Gray码同步化后，比较产生空满标志 1.Binary Code 结合保持握手 保持寄存器保持的是二进制的读\写指针 2.Gray Code结合同步器 Gray码寻址，Gray码同步化后，比较产生空满标志 二进制寻址，Gray码