状态机-自动售货机.pptVIP

# 状态机设计--自动售货机 状态机(State Machine)是一类很重要的时序电路，是很多数字电路的核心部件，是大型电子设计的基础。状态机相当于一个控制器，它将一项功能的完成分解为若干步，每一步对应于二进制的一个状态，通过预先设计的顺序在各状态之间进行转换，状态转换的过程就是实现逻辑功能的过程。 状态机设计--自动售货机 1、需求分析 货物单价：1.5元 两种硬币： 1元或0.5元 每次可投入一枚硬币 可以输出货物 也可能找零 2、状态转换图 3、编程及仿真 小结 状态机的VHDL设计模式相对固定，常用两进程，加上必要的辅助进程，有时也用单进程。 状态机处理问题较复杂，应用场合不固定，因此用于实际应用时，还要根据情节调整程序。 * * 状态机设计 --自动售货机 图1 一般状态机结构框图 要求：货物单价1.5元，有1元和0.5元两种硬币，每次投入一枚硬币，机器能找零。 自动售货机 状态转换图 2 硬件验证测试 4 需求分析 3 1 编程及仿真 3 3 投币口 找零口 出货口 自动售货机的VHDL设计。要求： 1、需求分析 货物单价：1.5元 两种硬币：1元或0.5元 每次可投入一枚硬币 可以输出货物 也可能找零 自动售货机的VHDL设计。 要求： 三种输入： 0元 0.5元 1元 五种状态 已投入0元 已投入0.5元 已投入1元 已投入1.5元 已投入2元 S0 S1 S2 S3 S4 三种输出： 无输出 有货物，无找零 有货物，并找零 00 01 10 IN1 Y 00 10 11 IN1 状态/Y S0/00 S2/00 S3/10 S1/00 S4/11 00 00 01 00 00 00 01 01 01 10 10 10 10 10 2、状态转换图 IN1 状态/Y S0/00 S2/00 S3/10 S1/00 S4/11 00 00 01 00 00 00 01 01 01 10 10 10 10 10 3、编程及仿真 实体 结构体 IN1 CLK Y ZD LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; ENTITY ZD IS PORT(clk,RST:IN std_logic; IN1:IN std_logic_vector(1 DOWNTO 0); Y:OUT std_logic_vector(1 DOWNTO 0)); END ZD ; RST 实体 3、编程及仿真 结构体 3、编程及仿真 ARCHITECTURE be OF ZD IS …… BEGIN reg:PROCESS(RST,clk) --时序进程 BEGIN …… End process; com:PROCESS(current_state,IN1)--组合进程 BEGIN …… End process; END be; IF RST=1 THEN current_state=S0; ELSIF clkevent and clk=1’ THEN current_state=next_state; END IF; CASE current_state IS WHEN S0= WHEN S1= WHEN S2= WHEN S3= WHEN S4= END CASE; Y=00; IF IN1=“00” THEN next_state=S0； ELSIF IN1=01 THEN next_state=S1; ELSIF IN1=10 THEN next_state=S2; END IF; TYPE fsm_st IS (S0,S1,S2,S3,S4); SIGNAL current_state,next_state:fsm_st; 3、编程及仿真 ARCHITECTURE be OF ZD IS TYPE fsm_st IS (S0,S1,S2,S3,S4); SIGNAL current_state,next_state:fsm_st; BEGIN reg:PROCESS(RST,clk) BEGIN IF RST=1 THEN current_state=S0; ELSIF clkevent and clk=1‘ THEN current_state=next_state; END IF; END PROCESS; com:PROCESS(current_state,IN1) BEGIN CASE current_state IS WHEN S0=Y=00;