项目名称： 超低功耗高性能集成电路器件与工艺基础研究 首席科学家.doc

项目名称： 超低功耗高性能集成电路器件与工艺基础研究 张兴 北京大学 2010.9至2015.9 教育部  本项目的总体目标： 本项目面向未来“绿色”集成电路技术对新一代纳米级超低功耗器件与工艺明确的需求背景，将针对纳米尺度超低功耗集成电路持续发展所面临的关键科学问题，以在纳米尺度超低功耗集成电路领域拥有自主知识产权的若干关键核心技术和解决方案为目标，围绕纳米尺度下集成电路进一步发展中所面临的功耗限制的核心矛盾，重点提高集成电路与系统在信息处理、信息存储和信息传输过程中的能效；从新结构逻辑器件、新型存储器件与互连技术等基础层面进行创新研究；将新材料体系、新的器件结构、存储单元、互连技术、低功耗电路设计方法以及集成工艺技术基础等方面的研究工作有机结合，多层次、综合性地解决所面临的科学问题。使我国在超低功耗集成电路技术领域拥有自主知识产权的若干关键核心技术，为我国硅基集成电路产业的进一步发展奠定技术基础并培养高水平人才，为我国硅基集成电路产业和信息技术的可持续发展奠定坚实的基础，为我国发展低碳经济提供有力的核心技术储备。 本项目五年的预期目标主要体现在解决超低功耗集成电路技术面临的关键基础科学问题，开发具有自主知识产权核心技术。具体目标包括： (1) 解决纳米尺度新型超低功耗集成电路中相关的新器件结构关键问题，研究针对超低功耗应用的基于CMOS工艺的新结构、新机理器件，提出并制备2～3种适于新一代纳米尺度的超低功耗新型CMOS器件。 (2) 研究高速度、低功耗、高密度、高可靠性的新型存储器件，研究并制备2～3种应用新一代存储技术的非挥发性存储器件。 (3) 研究适于低功耗应用的新型互连技术，提出降低互连功耗的新材料和新工艺技术，实现CMOS兼容的二层及以上芯片的三维互连，减小全局互连长度，解决三维互连的关键问题和相关基础科学问题。 (4) 建立计入应力和参数波动的全芯片静态功耗分析方法，发展相应的分析工具，发展基于电路拓扑结构的漏电流快速算法。 (5) 获得高迁移率沟道材料，并在与硅基异质集成方面取得突破，实现热力学稳定、无费米能级钉扎的新型高k介质材料与金属栅结构，满足低功耗 MOS器件的要求，研制成功低功耗纳米尺度栅长的高迁移率半导体沟道MOS原型器件，其工作电压低于0.7V、功耗比同等技术水平的硅 MOSFET低3倍以上 (6) 在低功耗集成电路技术中获得创新的研究成果，拥有一批具有自主知识产权的发明专利和核心技术，为绿色微电子技术产业提供发展平台和基础；发表300篇以上的论文，申请80项以上的发明专利。 (7) 培养和建立一支具有国际水平的科研队伍  三、研究方案 1）总体思路： 本项目面向未来“绿色”集成电路技术对新一代纳米级超低功耗器件与工艺明确的需求背景，抓住新型纳米级超低功耗集成电路研发正处于产业化前期的机遇，以解决低功耗集成电路技术的关键基础科学问题和拥有若干具有自主知识产权的关键核心技术为目标，围绕我国集成电路技术发展的重大需求，重点从器件、互连、新材料、新工艺以及集成技术基础层面上开展系统地创新研究工作，将新材料体系和新的功能结构、存储单元、互连技术及集成技术等方面研究工作有机结合，提出并实现有助于解决重大科学问题的创新原理和技术解决方案。 2）技术途径： 从技术途径上，将重点开展CMOS集成电路的低功耗，在新结构器件、新型材料、互连技术、功耗方法等方面探索新的解决方案。具体： 同时考虑材料和结构以及基础物理理论(如隧穿、碰撞电离以及其他基本机制等)，从器件的机制上突破，研究新型的超低功耗器件。注重新型超低功耗器件在纳米尺度的工艺集成和可缩比能力的同时，从纳米尺度半导体器件功耗产生的物理本质和开关机制的研究出发，研制与逻辑器件融合的新型超低功耗存储器件。从器件结构设计、材料/工艺优化开发及针对超低功耗的新工作机制等多个层面降低纳米尺度的器件功耗。 实现从存储材料、存储结构、集成工艺、器件物理、可靠性到低功耗电路设计的系统融合是存储器技术研发的关键。首先将通过对新型高K介质、阻变存储材料及新操作机理的创新性研究，探索新型低压低功耗电荷俘获存储器件及阻变存储器件；其次，将结合多值及多位存储器件结构、操作机理及器件可靠性的研究，探索具备4位存储能力的高可靠多值存储器件及阵列；结合新型Si/SiGe/Ge薄膜沟道材料制备及退火晶化技术、三维薄膜存储器件及三维集成技术的研究，探索适宜多层高密度集成的三维存储材料和存储器件技术；第三，将在适于超高集成度的存储器新结构、低压低功耗电路设计技术等方面作出创新性成果。 在互连技术方面利用第一性原理研究尺寸效应对电学输运过程、黏附特性、表面成核特性以及针对低K介质的热学输运、热导性能模拟等，以此来指导如何降低由互连尺寸效应带来功耗增加针对铜电阻的