单片机原理及应用第二章）.pptVIP

单片机原理及应用（第二章） 第一节 MCS-51单片机结构 一、MCS-51单片机内部结构 二、MCS-51引脚及功能 总线(bus)——将多个部件连接起来并传送信息的公共通道 二、MCS-51引脚及功能 40引脚双列直插式封装（DIP）形式 1、电源引脚 提供工作电源 Vss（第20脚） ：接地 Vcc（第40脚） ：主电源+5V 产生时钟信号（1-12MHz） XTAL1 放大器输入端 XTAL2 放大器输出端 3、控制信号引脚 ① RST/VPd （复位端/备用电源接入端） （9脚） 复位——使单片机内部寄存器初始化 ALE脚可以提供相当于1/6主频的对外时钟脉冲信号 P3口的每一位都具有第二功能 MCS-51单片机的片外总线结构 =0 当 脚为高电平时，CPU可将片内程序存储器与片外程序存储器的地址统一寻址 当 脚为低电平时，CPU只能访问片外程序存储器 VPP——对EPROM型单片机提供+21V的编程电压 ④ / Vpp （31脚） 在单片机无需外扩存储器时，这4个端口可以作为一般寄存器或位开关使用 P0、P1、P2、P3 P0～P3是8051单片机与外界联系的4个8位 双向并行I/O口 4、 I/O（输入/输出）引脚（共32个引脚） P0~P3将承担数据总线、地址总线和控制总线的作用 * * 第一节 MCS-51单片机结构 第二节 MCS-51的存储器结构 第三节 输入/输出端口结构 89C51单片机结构框图 89C51 CPU 振荡器和时序 OSC 64KB 总线 扩展控制器 数据存储器 256B RAM/SFR 2×16位 定时器/计数器 可编程I/O 程序存储器 4KBROM 可编程全双工 串行口 外中断 内中断 控制 并行口 串行通信 外部时钟源 外部事件计数 P0驱动器 P2驱动器 P0锁存器 P2锁存器 RAM地址寄存器 128BRAM 4KB Flash ROM B寄存器 暂存器1 暂存器2 ACC SP 程序地址寄存器 缓冲器 PC增1 PC DPTR 中断、串行口和定时器 PSW P1锁存器 P1驱动器 P3锁存器 P3驱动器 定时控制 指令寄存器 指令译码器 OSC ALU P0.0-P0.7 P2.0-P2.7 P3.0-P3.7 P1.0-P1.7 XTAL1 XTAL2 PSEN ALE EA RET 89C51单片机 内部结构图 P0驱动器 P2驱动器 P0锁存器 P2锁存器 RAM地址寄存器 128BRAM 4KB Flash ROM B寄存器 暂存器1 暂存器2 ACC SP 程序地址寄存器 缓冲器 PC增1 PC= 0000H DPTR 中断、串行口和定时器 PSW P1锁存器 P1驱动器 P3锁存器 P3驱动器 定时控制 指令寄存器 指令译码器 OSC ALU P0.0-P0.7 P2.0-P2.7 P3.0-P3.7 P1.0-P1.7 XTAL1 XTAL2 PSEN ALE EA RET 89C51单片机 内部结构图 MOV A, P0 E5 80 执行过程 CPU从功能上可分为 控制器 运算器——ALU CPU 算术逻辑单元 单片机的核心—— 产生各种控制信号 控制存储器和输入/输出端口的数据传送 控制数据的算术运算，逻辑运算以及位操作 CPU 控制总线CcontrolBus 数据总线DataBus 地址总线AddressBus ROM RAM I/O接口 外部设备 总线结构的特点：结构简单、规则、易于扩展 8051=8位CPU+4KBROM+256BRAM+2x16位定时/计数器+4x8位I/O端口+全双工串行口 256BRAM: 4KBROM: 程序存储器,存放事先写好的指令 数据存储器,保存运算过程的结果 低128BRAM 特殊功能寄存器(SFR) 高128BRAM 存储器—— 存放事先写好的指令， 或大量的处理结果 存储量大 00H 24H 42H 00H 存储器 地址 0000H 0001H 0002H 0003H 使用时需给出每个单元的地址 寄存器—— 使用时可以用寄存器的名称,也可以用地址 用于暂时存放参与运算的数据，中间结果，或地址的电子单元 ACC DPTR P0 P1 P2 数目不多，使用频繁 中断系统——— 定时/计数器—— I/O口——— 单片机与外界联系 进行中断处理 进行定时计数控制 串口—— 串口通讯 并口 8条线 串口 2条线 二、MCS-51引脚及功能 8051 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38