第5章PSoC编和调试接口功能.pptVIP

第5章 PSoC编程和调试接口功能 何宾 2011.12 本章内容 本章主要介绍PSoC3的编程和调试接口功能，其 内容主要包括： 测试控制器的模块结构和连接器接口； JTAG和SWD接口的工作原理； PSoC3的JTAG和SWD接口的工作原理； 8051的片上调试模块（DoC）； 非易失性存储器的编程。 测试控制器--测试控制器模块结构 PSoC3结构包括一个测试控制器，主要用于下面 的目的： 用于边界扫描测试访问I/O引脚； 通过PSoC3的片上调试DoC模块来访问芯片的存储器和寄存器。 测试控制器--测试控制器模块结构 测试控制器通过边界扫描端口（Joint Test Action Group，JTAG）或者串行调试（Serial Wire Debug， SWD）接口连接到片外设备。测试控制器包含下面的特 性： 支持到调试主机的JTAG或者SWD接口； SWD接口可以使用GPIO或者USB引脚； 支持边界扫描IEEE标准1149.1-2001“Test Access Port and Boundary-Scan Architecture”； 支持额外的JTAG指令/寄存器，用于访问芯片的剩余部分； 与PSoC3的调试模块接口用于访问芯片的剩余部分用于编程和调试操作； 测试控制器--测试控制器模块结构 如下图，PSoC3测试控制器将JTAG或者SWD访问转 换成DoC模块内寄存器的访问。 测试控制器--连接器接口 1．5针连接器 如下图所示，5针连接器配置成单排，每针之间间隔 为100mil。 测试控制器--连接器接口 2．10针连接器 如下图所示，10针连接器配置成双排，每针之间间隔 为50mil。 测试控制器--连接器接口 JTAG与SWD接口的工作原理--JTAG工作原理 为了应对IC芯片日益增加的高引脚密度，联合行 动测试小组（Joint Test Action Group，JTAG）提供了一 个用于测试电路板的方法，这个方法就是通过一个独立 的测试接口来控制IC的引脚（和读取它们的值）。 这个解决方案就是后来的IEEE1149.1-2001标准， 这个标准基于一个概念，即使用一个布线贯穿所有IC引 脚的移位寄存器（这也叫做边界扫描）。每个引脚上都 有一个边界扫描单元。在PSoC3中，大部分的GPIO和 SIO端口引脚都有边界扫描单元。 JTAG与SWD接口的工作原理--JTAG工作原理 用于控制边界扫描单元值的接口叫做测试访问端口 （Test Access Port，TAP），也就是经常所说的JTAG接 口。 JTAG接口由： 测试数据输入（TDI）； 测试数据输出（TDO）； 测试模式选择(TMS)； 测试时钟信号（TCK）和其它信号构成。 下图给出了JTAG连接多个IC芯片的结构。 JTAG与SWD接口的工作原理--JTAG工作原理 下图给出了JTAG接口的内部结构。 JTAG与SWD接口的工作原理--JTAG工作原理 如下图，TMS信号控制TAP的状态机，状态机控制 哪个寄存器（包括边界扫描通路）在TDI-TDO移位通 路上。 JTAG与SWD接口的工作原理--JTAG工作原理 其中： 1）ir：是指令寄存器； 2）dr：其它寄存器中的一个（包括边界扫描路径），由指令寄存器的内容确定； 3）capture：将dr寄存器的内容传输到移位寄存器中，然后移出TDO； 4）update：传输移位寄存器的内容，从TDI移入到一个dr； JTAG与SWD接口的工作原理--JTAG工作原理 TAP内的寄存器包含： 1）Instruction：2-4位宽，存放当前指令，该指令定义了在TDI-TDO移位通道上的数据寄存器，引起设备被旁路用于JTAG模式； 2）Bypass：1位宽度，TDI和TDO直接连接； 3）ID：32位宽，用于读JTAG的制造商/芯片的ID号； 4）Boundary Scan Path（BSR）：宽度等于I/O引脚（有边界扫描单元）的数量，用于设置或者读写这些I/O引脚的状态； JTAG与SWD接口的工作原理--JTAG工作原理 在IEEE1149中，给出了标准的指令集： 1）EXTEST：该指令将使得TDI和TDO连接到边界扫 描通路上（BSR），芯片将从普通操作模式改变为测试模 式。芯片引脚的状态可以使用capture dr的JTAG状态进行 采样，使用updata dr状态新的值可以用于芯片引脚上。 JTAG与SWD接口的工作原理--JTAG