第四章_7_MSI组合逻辑电路(一).pptVIP

南京邮电大学 电子电路教学中心 ③用译码器设计组合逻辑电路 原理：译码器每个输出端分别与某一个最小项（高电平译码）或某一个最小项非（低电平译码）相对应。 例1 用74138实现函数 F = AB + AC 。 解：F (A,B,C) = AB + AC = m4 + m6 + m7 = m4 + m6 + m7 = m4 · m6 · m7 = Y4 · Y6 · Y7 * 编码：在数字技术中，通常用二进制数码0和1构成的一组有序组合（称为代码）来表示各种对象（如十进制数、字符等）。这一指定过程，称为编码。 第二节 中规模集成组合逻辑电路 一、编码器 1. 二进制编码器 2n个互不相同的状态 (1) 8—3线普通编码器 (共需n位码元) 2n个代码 I0～I7：输入端 A、B、C：输出端 图 4.2.1 输入8个互斥的信号 输出3位二进制代码 真值表 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1