集成芯片原理及应用—第一章.pptVIP

三态门电路的优点： 数据传输速度快，驱动能力强 可以线与（如图示） 几个三态门线与时，应该只有一个三 态门处于正常态，其余的三态门均应 处于高阻态。 如图示，若D1通过总线时D2应禁止， 所以此时G1应为0，G2应为1，则三 态门1和总线接通，三态门2和总线脱 开，保证了数据的正确传输。 总线 Y1 Y2 D1 D2 1 2 1 2 7、数字噪声 振铃和过冲 在高速数字电路中，信号在PCB板上沿传输线传输，遇到阻抗不连续时，就会有部分能量从阻抗不连续点沿传输线返回，从而产生反射。其大小与阻抗失配的程度有关，阻抗失配越大，反射就越大。 串扰 串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。 8、电源去耦 8、电源去耦 门电路开关瞬间电流是跳跃式变化的，电源线的电感将会阻止电流的瞬态变化，从而影响集成片的响应速度。 集成片的瞬态变化电流流过环路面积较大的电源线路时，将会产生较为强烈的对外辐射噪声。 由于各集成片很可能会流经相同的线路，相互之间存在较大的公共阻抗，从而产生了较严重的共阻抗耦合干扰。 线路电感的反电动势使集成片得到的电源电压高于额定值。产生干扰。 !布线会产生R、L、C 0.02Ω/inch 2pf /inch 20nH /inch 8、电源去耦 电源去耦 电路板去耦10~100uF 芯片去耦 C=1/f 0.01 uF的瓷片电容 加铁氧体增强效果 二、数字集成电路在拉伸实验装置改造中应用 应力与应变关系 弹性、屈服、强化、局部变形 方法 增量式光电编码器 应力-------脉冲数 应变-------脉冲数 IC： 74LS00 74LS193 Synchronous 4-Bit Binary Counter with Dual Clock 74LS244 3-STATE Buffer/Line Driver/Line Receiver 74LS30 8-Input NAND Gate 74LS32 or 单通道脉冲输出 双通道脉冲输出(输出信号相位相差90°) 三通道输出，其中三通道输出每转一圈可产生一个零位脉冲信号。 74LS00 Quad 2-Input NAND Gate 74LS193 Synchronous 4-Bit Binary Counter with Dual Clock 74LS244 3-STATE Buffer/Line Driver/Line Receiver 74LS30 8-Input NAND Gate 74LS32 传感器输入信号 鉴 相 与 脉 冲 产 生 电 路 计数　　　电路 地址产生电路 电源去耦电容 拉伸实验装置电路组成 鉴相与脉冲产生电路 Ｃ Ｃ Ｄ Ｄ Ｃ Ｄ Ａ Ｂ 计数电路 VCC 地址 地址（续） 第二章 数字集成电路 2011年9月 北京信息科技大学 集成芯片及应用 内容 一、数字集成电路概述 二、数字集成电路在拉伸实验装置改造中应用 一、数字集成电路概述 1、数字集成电路分类 2、数字集成电路参数 3、CMOS集成电路使用方法 4、TTL集成电路使用方法 5、CMOS 、TTL集成电路接口 6、三态门电路 7、数字噪声 8、电源去耦 1、数字集成电路分类 根据工艺分类 TTL双极型集成逻辑电路：双极型半导体器件 TTL 74 10ns 10mw HTTL 74H 6 22 LTTL 74L 33 1 STTL 74S 3 19 LSTTL 74LS 9.5 2 ALSTTL 74ALS 3.5 1 ASTTL 74AS 3 8 FTTL 74F 3.4 4 射极耦合电路（ECL）电路 非饱和性 高域值逻辑（HTL）电路 高抗干扰、慢、功耗大 I2L集成注入电路 集成度高，功耗小（微电压、微电流）、速度低 MOS集成逻辑电路: 金属-氧化物-半导体场效应晶体管 PMOS NMOS CMOS 125ns 1.25uw HCMOS 74HC 8 2.5 HCT 74HCT 8 2.5 AC 5.5 AC