针对多沟道长度的多阈值电压低功耗技术的的分析研究.pdfVIP

摘要 摘要 近年来，得益于集成电路制造工艺的发展，集成电路设计方法以及EDA技 术的快速发展，推动SoC集成度的不断提高，使得单位面积的功耗急剧增加， 导致便携式电子产品的发展受到限制。尤其是近年来工艺的不断发展，静态功 耗呈指数增加，在45nmI艺时甚至已经超过了动态功耗所占比例。如何找到更 有效的方式降低静态功耗已经成为现代SoC进一步发展所面临的一个巨大挑战。 由于之前我们研究的重点都集中在如何降低动态功耗上，而静态功耗的优化技 术较为欠缺，然而到Y45nm，甚至更先进的工艺时，能否有效的降低静态功耗 是我们面临的迫切需要研究的课题。 动态功耗和静态功耗出发，研究分析当今主流的降低动态和静态功耗的技术， 其中包括多电压工作区域技术(MultipleSupply Voltage)，f-j控时钟技术 (clock shut．off)等，并在对多阈值电压静态功耗优化技术研究的基础上，提出多沟道 长度的方法，’通过改进多阂值电压优化的算法，成功将多沟道技术应用到多阈 值电压静态功耗优化技术中。同时通过改进静态功耗优化算法中考虑的时序分 析模型，用PBA分析模式取代GBA分析模式，将上述改进型静态功耗算法成功 的应用到后签收阶段，在优化静态功耗的基础上，保证时序的可靠性。 本文的主要工作和创新点有： 1)分析研究多种动态功耗和静态功耗技术，发现多阈值电压静态功耗优化 ● 技术存在局限性； 2)分析多阈值电压静态功耗优化技术算法，提出多沟道长度方法； 3)改进多阈值电压静态功耗优化技术算法，成功将多沟道长度方法应用到 静态功耗优化中； 4)通过对后签收时序特点的分析，改进多阈值电压技术算法，成功将多沟 道长度方法应用到后签收阶段中。 后签收 基于多沟道长度的多阈值电压低功耗技术的研究 ABSTRCT Inrecent tothe of ckcukfabrication developmentintegrated years，thanks circuit methodsandEDA quickly， design technologydevelopes processes，integrated continuous ofSoC a and the sharp promotes improvementintegration，making in unit limitedthe of increase consumptionper area，which development power electronic inrecent static increases years，thepower portable products．Especially the of inthe45nm hasexceeded exponentially，even proportiondynamicpower moreeffecti