模拟电路与数字电路_课程设计报告：数码管显示控制器.docVIP

目录 一、课程设计的基本要求 3 二、课程设计题目 3 三、设计功能的概述 3 四、任务分配 4 五、项目设计实现 4 1、总体设计框架 4 2、所用主要元件介绍 5 3、设计步骤 6 六、原理图 9 七、原理图总体说明 9 八、问题与讨论 10 九、收获与体会 10  一、课程设计的基本要求 1、掌握电子电路分析和设计的基本方法。包括：根据设计任务和指标初选电路；调查研究和设计计算确定电路方案；选择元件、调试改进；分析实验结果、写出设计总结报告。 2、培养一定的自学能力、独立分析问题的能力和解决问题的能力。包括：学会自己分析解决问题的方；对设计中遇到的问题，能通过独立思考、查询工具书和参考文献来寻找解决方案，掌握电路测试的一般规律；能对实验结果独立地进行分析，进而做出恰当的评价。 数码管显示控制器 要求： 1．能自动一次显示出数字 0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9(奇数列)， 0、2、4、6、8（偶数列），0、1、2、3、4、5、6、7、0、1(音乐符号序列)；然后再从头循环； 2．打开电源自动复位，从自然数列开始显示。 三、设计功能的概述 而主要的内容则是四个序列的整合，在整合过程中合理的应用门电路、译码管和四进制计数器，将各个序列计数器产生的进位输出通过四进制计数器重新规划调节达到控制电路触发顺序的效果，主要利用四进制计数器的四个输出端来控制十进制计数器的工作状态，使其依次工作。 电路采用555定时器来产生矩形脉冲来为电路提供基础脉冲，再通过触发器改变脉冲频率控制不同的计数器。 总电路将上述几部分通过适当的门电路整合在一起，完成课设要求。 四、任务分配项目设计实现A、先由555定时电路构造的多谐振荡器产生时钟脉冲，时钟脉冲是总电路的控制，为计数器，译码器，各个序列提供时钟脉冲。 B、由各个序列计数器的进位输出控制总计数器的，再通过2线-4线译码器完成对各个序列的清零，保证各个序列不是同时工作，而是在上个序列完成后再工作，各个序列的值通过显示管依次完成显示。 C、由74HC160芯片的十进制计数器产生所需的不同数列。电路中四个74HC160芯片的输出端分别与四个与门连接，然后再将与门电路的输出端与数码管的输入端相接。具体在下面设计步骤中有具体介绍。 时钟脉冲在控制奇偶序列是产生了分频，保证每次显示的时间相同。 2、所用主要元件介绍 元件型号 名称 个数 74HC160 十进制计数器 4 74HC390 四进制计数器 1 74HC113 触发器 1 74HC139 2线-4线译码器 1 74HC05 非门 4 4072BP 与门 5 NE555 定时器 1 RES 电阻 2 DIODE 二极管 2 PR 滑动变阻器 1 CAP 电容 2 注：555定时器芯片 555定时器芯片 3、设计步骤 3.1自然数列 自然数列的循环即十进制计数，而芯片74HC160D恰巧为十进制计数器，则在信号脉冲下其状态转换图为：0000-0001-0010-0011-0100-0101-0110-0111-1000-1001-0000 3.2奇数列 奇数列为1,3,5,7,9，分析其状态转换0001-0011-0101-0111-1001，发现去最低位都为1，当取出最低位后，其状态转换图为000-001-010-011-100，为自然数列的四进制加法器。 3.3偶数列 偶数列为0,2,4,6,8 ，分析其状态转换为0000-0010-0100-0110-1000，发现去最低位都为0，当取出最低位后，其状态转换图为000-001-010-011-100，为自然数列的四进制加法器 3.4音乐符号序列 音乐符号序列为0,1,2,3,4,5,6,7,0,1， 分析其状态转换为0000-0001-0010-0011-0100-0101-0110-0111-0000-0001，发现去最高位都为0，当取出最高位后，其状态转换图为000-001-010-011-100-101-110-111-000-001，为自然系列的十进制加法器的后三位组合，则音乐序列最高位接0。 3.5时钟脉冲电路 数字芯片的触发需要时钟脉冲，在本设计中采用555定时电路构造的多谐振荡器产生时钟脉冲，多谐振荡器的电路结构是一种能产生矩形脉冲信号的电路，产生的脉冲信号具有比较陡的矩形脉冲信号的上升沿和下降沿。用555定时器构成的多谐振荡器从电路上来讲，也就是555定时器接成施密特触发器的结构，将2,6端口并联，在与RC构成的充放电电路的串联连接。7端接到放电端。 如电路图，设R1和R4的上半部分为Ra,R2和R4的下半部分为Rb，电容C2两端电压为Vc。接通电源后，电容C2被充电，当Vc上升至2/3Vcc时