第九篇嵌入式设计实例.pptVIP

* 第九章 嵌入式设计实例 9.4 音频编码器与处理器的连接设计 IIS 即音讯数据接口，它是SONY、PHILIPS 等电子巨头共同推出的接口标准。IIS 接口电路如图3-13本系统把IIS 接口与PHILIPS 的UDA1341TS音讯数字信号编译码器相连接，得到MICROPHONE 音讯输入信道和SPEADER音讯输出信道。UDA1341TS 可把立体声模拟信号转化为数字信号，同样也能把数字信号转换成模拟信号，并可用PGA（可程序增益控制），AGC(自动增益控制)对模拟信号进行处理；对于数字信号，该芯片提供了DSP(数字音讯处理)功能。在实际中，UDA1341TS 可广泛应用于MD、CD、NoteBook、PC 和数码摄相机等。S3C44B0X 的IIS 也可与UDA1341TS 的BCK、WS、DATAI、SYSCLK相连。 对于UDA1341TS 的L3 总线，它是该芯片工作于微处理器输入模式时使用的，它包括L3DATA、L3MODE、L3CLOCK 共三根接线，它们分别表示为微处理器接口数据线、微处理器接口模式线，微处理器接口定时器线。透过这个接口，微处理器能够对UDA1341TS 中的数字音讯处理参数和系统控制参数进行设定。但是S3C44B0X 中没有设该专用接口，可透过通用I/O 口进行扩充。S3C44B0X的IIS的接口电路如下： 音频编码器(UDA1341TS)与S3C44B0X的连接 9.5 LCD与处理器的连接设计 采用SAMSUNG DISPLAY DEVICES 公司的UG-32F04 （320*240 mono STN LCD）与S3C44B0X连接电路如图。 图 UG-32F04与S3C44B0X连接（320*240 mono STN LCD） SAMSUNG DISPLAY DEVICES 公司的UG-32U03A （320*240 mono STN LCD）与S3C44B0X连接电路如图。 UG-32U03A 与S3C44B0X连接（320*240 mono STN LCD） 上图中VEE 由LCD模块的电路产生。 VL是典型的2.4V。 DISPON H:先是开启；L:显示关闭。 nEL_ON H:EL关闭；L:EL开启。 KYOCERA公司的KHS038AA1AA-G24(256 color STN LCD)与S3C44B0X连接电路如图。 图 KHS038AA1AA-G24与S3C44B0X连接 (256 color STN LCD) 上图中DISP信号可以通过I/O口、电源控制电路或nRESET电路产生，V1-V5可以通过LCD手册推荐的电源电路提供。 9.6 JTAG调试接口设计 JTAG（Joint Test Action Group－联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试，JTAG技术是一种嵌入式测试技术。通过JTAG接口可对芯片内部的所有部件进行访问，是开发调试嵌入式系统的一种简洁高效的手段。 现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。  1. JTAG的结构 在硬件结构上，JTAG的接口包括两个部分，JTAG端口和控制器。 与JTAG接口兼容的器件可以是微处理器（MPU）、微控制器（MCU）、PLD 、CPLD、 FPGA 、ASIC或其它符合IEEE1149.1规范的芯片。IEEE1149.1标准中规定对应数字集成电路的每个引脚都设有一个移动存寄单元，称为边界扫描单元BSC。它将JTAG电路与内核逻辑电 路联系起来，同时隔离内核电路和芯片引脚。由集成电路的所有边界扫描构成单元扫描寄存器BSR。边界扫描寄存器仅在进行JTAG测试时有效，在集成电路工作正常无效，不影响集成电路的功能 。 2. JTAG引脚定义 TMS、TCK、TDI、TDO四个引脚与 一个可选配的引脚TRST，用于驱动电路模块和控制执行规定的操作。各引脚的功能如下： 1. TCK：JTAG测试时钟，为TAP控制器和寄存器提供测试参考。在TCK的同步作用下通过TDI和TDO引脚下串行移入或移出数据及指令。同时，TCK为TAP控制器状态机提供时钟。 2. TMS：TAP控制器的三项式输入信号。TCK的上升沿时刻TMS的状态确定TAP控制器即将进入的工作状态。通常TMS引脚具有内部上拉电阻 ，以保证该引脚在没有驱动时处于逻辑1状态。 3. TDI：JTAG指令和数据寄存器的串行数据输入端。TAP控制器的当前状态以及保持在指令寄存器中的具体指令决定对于