混合电压系统和板级总线逻辑电平转换.docVIP

混合电压系统和板级总线逻辑电平转换 　　摘 要：本文分析了在混合电压系统中实现板级总线逻辑电平转换存在的问题，给出常用器件的工作电压、传输速度和驱动能力，详细分析了通过使用专用电压转换器件实现逻辑电平转换的方法，研究了混合电压系统的上电问题，最后通过实例展示了使用专用芯片实现逻辑电平转换的设计方法。 关键词：混合电压系统；板级总线；逻辑电平转换 1 引言 随着微电子、信息技术的发展，手持设备、便携设备得到广泛应用，这些设备共同的特点之一是采用电池供电，低功耗通常是系统设计的首要指标，硬件设计人员通过选用低电压供电的器件，利用降低数字电路的逻辑电平跳变幅度，降低系统对电源的消耗。此外，在芯片设计中，为了降低高集成度芯片的正常工作温度，提高器件的可靠性、延长使用寿命，芯片设计人员通常也采用降低芯片工作电压的方法达到技术要求。现在低电压供电的器件如ARM、DSP、FPGA、MSP430等电源下限已由2.7V降至2.2V、1.8V，0.9V供电，而通常为提高总线传输的噪声容限，总线的逻辑电平相对较高，在板级总线设计中通常采用5V电平标准。因此，5V与3.3V、2.7V、2.5V等不同的逻辑电平常常在板级总线传输电路中共存，正确处理混合电压系统总线电路的上电供电顺序、启动时序、电平转换、驱动能力、传输速率匹配等复杂问题，是确保系统可靠、稳定工作的关键因素之一。 2 混合电压系统中总线逻辑传递 使用不同电压供电的逻辑器件，在有些情况下可以直接互连。然而在大多数情况下需要采用逻辑电平转换技术实现连接。为了使数据能在接收器和发送器间正常转换，发送器的输出电平必须和接收器的输入电平容限兼容。即是保证，发送器发出低电平时的VOL小于等于接收器的VIL；发送器发出高电平时的VOH必须大于等于接收器的VIH（见图1）。在这种情况下，才能保证可靠的逻辑信号传递。 驱动电流和传输速度的兼容也是混合电压系统板级总线传输的重要指标。由于芯片制造工艺的差别，逻辑器件的驱动电流、传输速度差异较大。如在3.3V条件下，TI的AHC/T器件传输时延为13.5ns、驱动电流为-4/4mA，ALVT器件为2.4ns、驱动电流为-32/64mA，性能差别较大。同一种器件在不同供电条件下性能指标也有差异，如LV系列在5V供电时，传输时延为6.5ns、驱动电流为-16/16mA，而在3.3V供电时，传送时延为10ns、驱动电流为-8/8mA。表2列出了TI常用器件的传输时延、驱动电路的性能指标。 3 总线逻辑电平转换的方法 总线逻辑电平转换通常采用2种方法：分立元件、专用集成电路。 3.1 分立元件 分立元件通常只能实现单向逻辑电平转换。常用电阻分压、二极管降压、三极管隔离等分立元件组成的电路完成逻辑电平转换。在许多资料上都有相关论述，本文不做详细介绍。 3.2 专用集成电路 采用专用集成电路完成总线逻辑电平转换能够简化系统设计，并提高转换的可靠性。许多芯片公司都提供了专用的逻辑电平转换器件，如TI、MAXIM等。开漏输出的逻辑芯片，可以直接用来实现单向逻辑电平转换如74LVC07等芯片。双向逻辑转换较常用的有SN74LVC4245、SN74LVC164245、SN74LVCC3245A和SN74LVCC4245A。这些芯片采用供电隔离的方法，使用两路不同的电源供电，分别给2路输入输出端口提供与供电电压相应的两种不同的逻辑电平。这种器件能实现双向的3.3-V LVTTL/LVCMOS与5-V CMOS转换、2.5-V CMOS与5-V CMOS转换、2.5-V CMOS与3.3-V LVTTL/LVCMOS转换。 a）固定输出的总线收发器 SN74LVC4245A是双电源通道的8位总线收发器。端口A工作电压为5V，而端口B为3.3V。这种特性使器件能够实现3.3V―5V双向逻辑电平转换，完成总线数据传递。数据从总线A传输到总线B，或由总线B传输到总线A，方向控制端（DIR）的逻辑电平控制数据的传输方向。如果器件需要暂时与总线分离，可用通过控制输出使能端口（ ）使器件禁止输出。SN74ALVC164245是16位总线收发器，它的功能和使用与SN74LVC4245A相似。唯一不同的是SN74ALVC164245的VCCA被设定为3.3V而VCCB为5V，与SN74LVC4245A相反。VCCA是这两种器件的控制端，DIR（传输方向）和 （输出使能）由VCCA CMOS逻辑驱动。对于SN74LVC4245A，DIR和 由5-V CMOS电平控制，对于SN74LVC164245，DIR和 由3.3-V CMOS电平控制。 b）输出可配置的总线收发器 SN74LVCC3245A和SN74LV