正反器（英语Flip-flop，简称FF，中国大陆译作触发器，台湾译作正反器.docVIP

正反器（英語：Flip-flop，簡稱FF，中國 大陸譯作触发器，台灣譯作正反器），學名雙穩態多諧振盪器，（Bistable Multivibrator），是一種應用在數位電路上具有記憶功能的循序邏輯元件，可記錄二進制數位訊號「1」和「0」。正反器是構成各種複 雜數位系統的基本邏輯單元，其線路圖由邏輯閘組合而成，其結構均由SR閂鎖衍生而來（廣義的正反器包括閂鎖）。在一個正反器裡，所包括的有「0」、「1」、輸入/輸出信號和時脈。這裡的正 反器特指flip-flop，flip-flop一詞主要是指具有兩個狀態相互翻轉，例如程式語言中使用flip-flop buffer（翻譯作雙緩衝）。RS正反器 由或非門所組成的RS正反器 主條目：閂鎖 基本RS正反器又稱SR閂鎖，是正反器中最簡單的一種，也是各種其他型別正反器的基本組成部分。兩個反及閘或反或閘的輸入端輸出端進行交叉耦合或首尾相接，即可構成一個基本RS正反器。 特性方程為， 且RS=0。 D正反器 D正反器符號。 是時脈輸入，D是資料輸入，Q是暫存資料輸出，Q則是Q的反相值，S為1時強迫Q值為1，R為1時強迫Q值為0，以下圖例同 D正反器有一個輸入、一個輸出和一個時脈輸入，當時脈由0轉為1時，輸出的值會和輸入的值相等。此類正反器可用於防止因為雜訊所帶來的錯誤，以及透過管道增 加處理資料的數量。 Qnext = D 真值表如下: D CK Q Qnext 0 ↑ X 0 1 ↑ X 1 X 0 0 0 X 0 1 1  JK正反器 JK正反器符號。J、K是資料輸入 JK正反器的時序圖 JK 正反器設有兩個輸入，其輸出的值由以下的算式來決定。 JK正反器是和正反器中最基本的RS正反器結構相似，其區別在於，RS正反器不允許R與S同時為1，而JK正反器允許J與K同時為1。當J與K同時 變為1的同時，輸出的值狀態會反轉。也就是說，原來是0的話，變成1；原來是1的話，變成0。 真值表如下: J K Q Qnext 0 0 0 0 0 0 1 1 0 1 X 0 1 0 X 1 1 1 0 1 1 1 1 0 T正反器 T正反器符號。T是資料輸入 T正反器(Toggle Flip-Flop，or Trigger Flip-Flop)設有一個輸入和輸出，當時脈由0轉為1時，如果T和Q不相同時，其輸出值會是1。輸入端T為1的時候，輸出端的狀態Q發生反轉；輸入 端T為0的時候，輸出端的狀態Q保持不變。把JK正反器的J和K輸入點連接在一起，即構成一個T正反器。 真值表如下: T Q Qnext 0 0 0 0 1 1 1 0 1 1 1 0