数字电子技术 王安梅 第8章.pptVIP

一、PLD的基本特点： 关于PLD： 二、PLD的发展和分类 3）几个概念 三、PLD的设计过程 ?按结构来分 ?可编程阵列逻辑（Programmabee Array Logic） ? 70年代末由MMI公司推出 ?双极性工艺、熔丝编程方式（一次性编程） ?是在FPLA（现场可编程逻辑阵列）基础上发展 而来的。 ⑴构成原理： ⑵结构框图： ⑷ FPLA与EPROM的区别： 三、PAL基本结构形式 1.可编程“与”阵列+固定“或”阵列+输出电路 四、PAL的输出电路结构和反馈形式 1、专用输出结构（基本与-或阵列结构） 2. 可编程输入/出结构 3. 寄存器输出结构 4. 异或输出结构 5. 运算反馈结构 PAL的品种较多，设计应用时应注意以下几点： 8.4 通用阵列逻辑（GAL） PAL器件： 一、电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC（输出逻辑宏单元） 1）GAL16V8总体结构 2）宏单元OLMC 3）OLMC的结构控制字 4）OLMC的工作模式 4）OLMC的工作模式 4）OLMC的工作模式 5）GAL器件的性能特点： 四、GAL的输入特性和输出特性 GAL是一种较为理想的高输入阻抗器件，在正常的输入电压范围内，输入端的漏流不超过。而且内部的输入电路还具有滤除噪声和静电保护功能。输出不会产生CMOS电路的锁定效应，且输出具有“软开关特性”。 8.5 可擦除的可编程逻辑器件（ EPLD） 一、基本结构 相当于“与-或”阵列（PAL） + OLMC 二、特点 具有低功耗、高噪声容限的优点；集成度高、造价低；有更大的使用灵活性。 8.6 复杂的可编程逻辑器件（ CPLD） 简单PLD器件被取代的原因： 一、CPLD的基本结构 (2) “隐埋”FF结构 特点：隐埋的FF不与I/O端相连，只供内部连接以提高时序电路设计的能力。即：可构成较复杂的时序电路。 二、CPLD的分区阵列结构 ⑴通用互连阵列UIM结构 ⑵多阵列矩阵MAX结构 ⑶灵活逻辑单元阵列FLEX结构 ⑷大块结构 ③MB：大块，是器件较大的综合结构，1032有4个MB； 8.7 现场可编程门阵列（ FPGA ） 基本结构 8.8 在系统可编程逻辑器件 一、主要特点 *采用E2CMOS工艺 *将写入/擦除控制电路及读/写脉冲发生电路集成于PLD内 *擦、写也只需外加正常工作电压（内有升压电路） *可以不从系统板上拔下，“在系统”进行编程 二、低密度 ISP-PLD 在GAL16V8基础上，加入擦/写控制 电路形成的ispGAL16z8 *功能相同 三、高密度ISPLD 结构：多采取CPLD结构 ispLSI1032的逻辑功能划分框图 通用逻辑模块（GLB）的电路结构 输入/输出单元（IOC）的电路结构 四、在系统编程通用数字开关 isp器件的编程接口（Lattice） 使用ispPLD的优点： *不再需要专用编程器 *为硬件的软件化提供可能 *为实现硬件的远程构建提供可能 8.9 PLD的编程 以上各种PLD均需离线进行编程操作，使用开发系统 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic）, 状态转换图（ FSM） 二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试 64位 82位 1位 1脚 9脚 12脚 ?采用电擦除工艺，可重复编程，可编程100次以上； ?采用先进的EECMOS工艺，即有双极性器件的高速性能，又有CMOS器件的低功耗优点； ?擦除与改写块； ?采用宏单元结构，灵活、通用性强、可配置为多种工作模式； ?具有加密功能，可防止电路的非法抄袭； ?具有电子标签，便于文档管理，提高了生产效率； ? 具有寄存器预置和加电复位功能，器件功能可测试性达100%； ?编程数据可保存20年以上； 缺点： ?阵列规模小，不适合复杂逻辑电路的设计； ?不能完全杜绝编程数据的非法抄袭； (1)阵列规模较小，资源不够用于设计数字系统。当设计较大的数字逻辑时，需要多片器件，性能、成本及设计周期都受影响。 (2)片内寄存器资源不足，且寄存器的结构限制较多(如，有的器件要求时钟共用)，难以构成丰富的时序电路。 (3)I／O不够灵活，限制了片内资源的利用率。 (4)编程不便，需用专用的编程工具，对于使用熔丝型的简单PLD更是不便。 (5)不能完全杜绝编程数据的非法抄袭 (1)共享相邻乘