嵌入式处理器中降低Cache缺失代价设计方法研究.doc

嵌入式处理器中降低 Ca che 缺失代价设计方法研究 黄海林1, 2 , 许 彤1, 2 , 范东睿1 , 唐志敏1 1( 中国科学院 计算技术研究所 系统结构部, 北京, 100080) 2( 中国科学院 研究生院, 北京, 100039) E 2m a il: h uangh l@ ic t. ac. cn 摘 要: 以龙芯 1 号处理器为研究对象, 探讨了嵌入式处理器中降低C ach e 缺失代价的设计方法. 通过分析处理器的结构特征, 本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据 C ach e, 可以将处理器平均性能提高 3. 9%. 同时利用局部性原 理, 在关键字优先非阻塞数据C ach e 的基础上, 本文提出了一种类非阻塞的指令C ach e 设计方法, 可以降低指令C ach e 的缺失代 价, 以较小的实现代价进一步将处理器平均性能提高 7. 7%. 通过本文的工作, 可以同时降低指令C ach e 和数据C ach e 的缺失代 价, 处理器的平均性能提高了 11. 6%. 关 键 词: 嵌入式处理器; C ach e; 缺失代价 中图分类号: T P 368. 1 文献标识码: A 文 章 编 号: 100021220 (2006) 1122077205 Re search on Reduc in g Cache M iss Pena lty of Em bedded Proce ssor HU A N G H a i2lin1, 2 , XU T o ng1, 2 , FA N D o ng2ru i1 , TA N G Zh i2m in1 1(C om p u ter A rch itectu re L abora tory , I nstitu te of C om p u ting T ech nology , C h inese A cad em y of S ciences, B eij ing 100080, C h ina ) 2(G rad u a te U n iv ersity of C h inese A cad em y of S ciences, B eij ing 100039, C h ina ) A bstrac t: W ith go d so n 21 p ro ce sso r a s th e re sea rch p ro to typ e, a rea l ch ip deve lop ed by IC T 2CA S, th is p ap e r is fo cu sed o n th e de sign m e tho do lo gy o f reduc ing cach e m iss p ena lty o f em bedded p ro ce sso r. B y ana lyzing th e p ro ce sso r a rch itec tu re, a h it2unde r2 o ne2m iss no n 2b lo ck ing da ta cach e ba sed o n c r it ica l2w o rd2p r io r tech n ique is im p lem en ted, and th e p ro ce sso r p e rfo rm ance is im p ro ved 3. 9%. A t th e sam e t im e a h it2unde r2o ne2m iss no n2b lo ck ing2a lik e in st ruc t io n cach e tech n ique is p re sen ted to reduce th e in st ruc t io n cach e m iss p ena lty, and th e p ro ce sso r p e rfo rm ance is im p ro ved 7. 7%. Bo th da ta cach e and in st ruc t io n cach e m iss p ena lty is reduced sign if ican t ly by th e m e tho do lo gy p re sen ted in th is p ap e r a t th e sam e t im e, and to ta l 11. 6% p ro ce sso r p e rfo rm ance im p ro vem en t is ach ieved. Key w