第05讲 Verilog-HDL语法——第3部分 数据类型和逻辑值第05讲 Verilog-HDL语法——第3部分 数据类型和逻辑值.pdfVIP

第05讲 数据类型和逻辑值 数据类型和逻辑值 学习目标 1、掌握Verilog-HDL不同逻辑值的含义 2、学习Verilog-HDL不同的数据类型 3、理解如何使用和在什么场合下使用不同的 数据类型(重点) 4、学习声明数据类型的语法 Verilog-HDL的四种逻辑值 ‘0’, Low, False, Logic Low, Ground, VSS, Negative Assertion 0、低、伪、逻辑低、地、VSS 、负插入 ‘1’, High, True, Logic High, Power, VDD, VCC, Positive Assertion 1、高、真、逻辑高、电源、VDD、VCC 、正插入 ’X’ Unknown: Occurs at Logic Which Cannot be Resolved Conflict X、不确定：逻辑冲突无法确定其逻辑值 HiZ, High Impedance, Tri- Stated, HiZ、高阻抗、三态 主要的数据类型 Verilog-HDL有三种主要的数据类型：  net （线网）：表示器件之间的物理连接  register （寄存器）：表示抽象的存储元件  parameters(参数) ： 表示运行时的常数 (run-time constants) net （线网） net需要被持续的驱动，驱动它的可以是门或模块。 net不能存储值，而且它必须受到驱动器（例如：门或 assign语句）的驱动。如果没有驱动器连接到net类型上， 则该变量就是高阻的，即：其值为z 。 驱动端信号的改变会立刻传递到输出的连线上。即：当 net驱动器的值发生变化时，Verilog-HDL 自动的将新值传送 到net上。 net类的类型（线网）  在为不同工艺的基本元件建立库模型的时候，常常需要用 不同的连接类型来与之对应，使其行为与实际器件一致。 net类型 功 能 wire, tri 标准内部连接线(缺省) supply1, supply0 电源(逻辑1)和地(逻辑0) 综合编译 wor, trior 多驱动源线或 器不支持 wand, triand 多驱动源线与 的net类型 trireg 能保存电荷的net tri1, tri0 无驱动为时上拉/下拉电阻  如果不明确地说明连接是何种类型，应该是指wire 类型。 wire  wire类型是最常用的类型，只有连接功能。  wire型信号可以作任何表达式的输入，也可以用作assign语句 和实例元件的输出。  对于综合器而言，其取值可以为0、1、x、z 。  wire 数据名1，数据名2，…….，数据名n； wire型向量 （vector ） 例如：wire a, b;  wire [n-1:0] 数据名1，数据名2，…….，数据名n； 例如：wire [7:0] databus;  若只使用其中某几位，可以直