电子技术课程设计报告-数字时钟.docVIP

目 录 目 录 1 前言 2 内容摘要 2 设计要求 2 第一章 方案设计 3 第二章 硬件设计及仿真 4 2.1振荡器的设计 4 2.2分频器的设计 5 2.3时间计数器的设计 6 2.3.1六十进制计数器 6 2.3.2二十四进制计数器 8 2.4译码器与显示器的设计 9 2.5校时电路 9 第三章 电路的总体设计 11 第四章 元器件清单及部分芯片介绍 13 4.1元器件清单 13 4.2部分芯片功能介绍 14 4.2.1 74LS90N 14 4.2.2 555 15 第五章 总结 17 附录 参考文献 19 前言 内容摘要 数字钟是一个将“?时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。 由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分，秒的校准。 第二章 硬件设计及仿真 2.1振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时器的精度越高。 在本设计中振荡器采用的是由集成电路555与RC组成的多谐振荡器。其电路图如下图2-1-1： 接通电源后，电容C1被充电， 上升，当上升到大于2/3时，触发器被复位，放电管T导通，此时为低电平，电容C1通过和T放电，使下降。当下降到小于1/3时，触发器被复位，反转为高电平。电容器C1放点结束，所需时间为： 当C1放点结束时，T截止，VCC将通过R1、R2向电容器C充电，vC由1/3VCC上升到2/3VCC所需的时为 当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz. 2.2分频器通常，数字钟的晶体振荡器输出频率较高，为了得到Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。时间计数 图2-4-1 DCD HEX内部封装图 2.5校时电路 当刚接通电源或计时出现错误时，都需要对时间进行校正。校正电路如下图2-5-1所示： 第三章 电路的总体设计 由上面介绍的电路各个部分的子电路构成的各个部分的功能，再由第一章的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。下面图2-6-1就时本设计的总体电路： 图2-6-1 总体电路的设计 由图2-6-1可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程： 由555和RC构成的振荡器产生的1000Hz的高频信号经过由3片74LS90构成的1/1000分频的分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。 在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。 第四章 元器件清单及部分芯片介绍 4.1元器件清单 个数 描述 参考标识 包 9 74LS, 74LS90N U1, U2, U3, U4, U5, U6, U17, U18, U19 IPC-2221A/2222\NO14 1 74STD, 7408N U13 IPC-2221A/2222\NO14 2 74STD, 7486N U14, U15 IPC-2221A/2222\NO14 1 TIMER, LM555CN U16 IPC-2221A/2222\N08E 4 74STD, 7403N U20, U21, U22, U23 IPC-2221A/2222\NO14 表4-1 元器件清单 4.2部分芯片功能介绍 4.2.1 74LS90N 74LS90的引脚图如下图4-2-1所示 图4-2-1 74LS90N引脚图 74LS90N的功能表 图4-2-2 74LS90N功能表 4.2.2 555 555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。目前生产的定时器有双