低驱动电压CPW电容式MEMS旁路开关的研制研究.pdfVIP

低驱动电压CPW电容式MEMS旁路开关的研制 孙建海崔大付 苏波王海宁 100080 中国科学院电子学研究所传感技术国家重点实验室 2652信箱 摘要：本文报道了一低驱动电压CPW电容式MEMS旁路开关，构造上开关采用CPW的地平面结 合信号线平面作为底电极，以增大静电力的作用区域，来减少驱动电压。同时，为了提高电容率，改善 开关的隔离度，介质膜采用了高介电常数的Ta205，由于Ta205的击穿场强比较小，因此在其表面淀积 了一层击穿场强比较高的Si02膜，这样保证了开关既具有较高的电容率，又具备较强的耐压能力。整 个工艺采用表面微加工工艺，聚酰氩胺作为牺牲层，并在可动金属桥上开有6×89m的小孔阵列，来提 高开关的灵敏度和便于反应离子鲋蚀释放牺牲层。实验测试，开关驱动电压约15V。开关在DC．10GHz 的范围内，隔离度优于20dB，在低频段甚至优于35dB，插入损耗小于ldB， 关键词：CPW电容式MEMS开关驱动电压隔离度插入损耗 1．引言 关在高频部分，存在插入损耗大。隔离度低以及高功耗等问题，而RF．MEMS开关正好弥补了这些缺陷[1。】， 如静电驱动的电压，开关的稳定性。针对这些问题，一些研究采用了折叠弯曲的支撑结构，很好的降低了开 关的驱动电压，但是这些折叠弯曲的结构会引起开关感抗的激增【4】，影响了开关在Down．state时的性能。另 一方面，细的支撑结构，会在一定程度上容易受外部环境的影响，如震动，气流等。 在本文中，介绍一RF．MEMSCPW电容式开关，构造上采用了CPW的地平面结合信号线平面作为底电 极，以增大静电力的作用区域，来减少驱动电压，同时，为了提高电容率，改善开关的隔离度，介质膜采用 膜的表面淀积了一层击穿场强比较高的Si02膜，这样保证了开关既具有较高的电容率，又具备较高的耐压 能力。 2．开关的构造设计 所设计的电容式开关构造设计如图l所示，采取了典型的“桥”式结构，其特点在于增加了CPW的地 平面作驱动的底电极，与普通的电容式开关只以信号线 作底电极相比，这样设计，增大了静电力的作用区域， 达到减少驱动电压的目的，理论上，采用CPW信号平面 及地平面作底电极，与只用CPW信号线平面作底电极， 开关的驱动电压要小很多，几乎减少一半。 另外，开关的电容比!纽：兰生￡兰盟：l+占．垒是 ％ d击d ’叱d 图l CPW电容式RF．MEMS开关的截面图 衡量开关电学性能的一个重要参数，若C∞越小，射频信 号通过开关时，损耗就会越小，C．do蜘越大，高频信号越容易耦合到地线，开关的隔离度也就越高。理论上， 该值越大越好。要增大电容率，通常的方法是采用介电常数高的介质膜。但是有些介电常数高的介质膜，其 介质膜作为绝缘层。 217 最后，为了减少可动金属桥的压膜阻尼系数，以增大金属膜的品质因数Q值，来提高开关反应速度， 在可动金属“桥”上开有小孔阵列。另外．“桥一上开孔，利于释放桥内的残余应力，减少其对桥的破坏作 用；也利于反应离子释放牺牲层。 3．开关的工艺制造 射频器件的制作，基底一般可以选择石英、玻璃、硅等基底，在本文中，选择了高阻硅做基底；整个 工艺流程： 1)为了防止过大的漏电电流，先在硅基底表面热氧化一层厚二氧化硅，再LP．CVD一层氮化硅，使硅 基底具有良好的电绝缘性。 2)通过溅射和正胶剥离的方法形成Cr-Au合金的信号线和底电极，一般而言，信号的衰减与信号线的 阻抗有关，因此在设计时，信号线的方阻越小越好。 3)溅射一层Ta，O；和SiO，介质膜做绝缘层覆盖在CPW传输线上，厚度为200rim。 4)电子束蒸发一层厚3 lain的Al，湿法腐蚀得到立柱。 5)旋转涂覆一层厚度为3岫聚酰氩胺做牺牲层。 6)在聚酰氩胺表面电子束蒸发一层砧做上电极，湿法腐蚀出牺牲层释放孔(小孔尺寸为6x8pm)。 7)反应离子刻蚀释放聚酰氨胺牺牲层。 4．实验结果和讨论 图2是CPW电容式RF-MEMS开关SEM图，40／80／40 x