quartus 2应用24 原理图输入设计方法.doc

2.4 原理图输入设计方法 利用EDA工具进行原理图输入设计的优点是，设计者能利用原有的电路知识迅速入门，完成较大规模的电路系统设计，而不必具备许多诸如编程技术、硬件语言等新知识。 Quartus Ⅱ 提供了功能强大，直观便捷和操作灵活的原理图输入设计功能，同时还配备了适用于各种需要的元件库，其中包含基本逻辑元件库（如与非门、反向器、D触发器等）、宏功能元件（包含了几乎所有74系列的器件），以及功能强大，性能良好的类似于IP Core的巨功能块LPM库。但更为重要的是，Quartus Ⅱ还提供了原理图输入多层次设计功能，使得用户能设计更大规模的电路系统，以及使用方便精度良好的时序仿真器。以传统的数字电路实验相比为例，Quartus Ⅱ提供原理图输入设计功能具有显著的优势： ① 能进行任意层次的数字系统设计。传统的数字电路实验只能完成单一层次的设计，使得设计者无法了解和实现多层次的硬件数字系统设计； ② 对系统中的任一层次，或任一元件的功能能进行精确的时序仿真，精度达0.1ns，因此能发现一切对系统可能产生不良影响的竞争冒险现象； ③通过时序仿真，能对迅速定位电路系统的错误所在，并随时纠正； ④能对设计方案作随时更改，并储存入档设计过程中所有的电路和测试文件； ⑤通过编译和编程下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证。 ⑥如果使用FPGA和配置编程方式，将不会有任何器件损坏和损耗； ⑦符合现代电子设计技术规范。传统的数字电路实验利用手工连线的方法完成元件连接，容易对学习者产生误导，以为只要将元件间的引脚用引线按电路图连上即可，而不必顾及引线的长短、粗细、弯曲方式、可能产生的分布电感和电容效应以及电磁兼容性等等十分重要的问题。 以下将详细介绍原理图输入设计方法，但读者应该更多地关注设计流程，因为除了最初的图形编辑输入外，其它处理流程都与文本（如VHDL文件）输入设计完全一致。 2.4.1 1位全加器设计向导 1 为本项设计建立文件夹 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。一般不同的设计项目最好放在不同的文件夹中，注意，一个设计项目可以包含多个设计文件，如频率计。 打开Quartus Ⅱ，选菜单File→New,在弹出的New对话框中选择Device Design Files页的原理图文件编辑输入项Block Diagram/Schematic File,单击OK按钮后打开原理图编辑窗口如图2.4.1所示。 图2.4.1 原理图编辑窗口 2 输入设计项目和存盘 在编辑窗口的任意位置单击鼠标右键，将出现快捷菜单。选择其中的输入元件项Insert→Symbol。于是将弹出输入元件的对话框如图2.4.2所示。 图2.4.2 元件输入对话框 单击按钮“…”，找到基本元件的路径，选种需要的元件，单击“打开”按钮，该元件即显示在窗口中，然后单击Symbol窗口的OK按钮，即可将元件调入原理图编辑窗口中，按照此方法把所要的元件全部调入原理图编辑窗口中并连接好，连接好的电路如图2.4.3所示（图中有and2、not、xnor）。 图2.4.3 连接好的一位全加器电路 连接好电路以后然后分别在input和ouput的PIN NAME上双击，用键盘输入各引脚名（a、b、co、so），其窗口如图2.4.4所示。在该窗口选择 Format可弹出图2.4.5窗口， 改变连线和引脚的颜色。 图2.4.5 改变引脚名 图2.4.6 引脚和连线改变颜色的窗口 选择菜单File→Save As 按刚才为自己工程建立好的目录F:\adeera,将已设计好的原理图文件取名为b_adder.bdf，并存盘在此文件夹内。 3 将设计项目设计成可调用的元件 为了构成全加器的顶成设计，必须将以上设计的半加器b_adder.bdf设置成可调用的元件，方法是选择菜单 File→Create/Update Symbol Files for Current File项，即可将当前文件b_adder.bdf变成一个元件符号存盘，以待在高层设计中调用。 使用相同的方法也可以将VHDL文本文件变成原理图中的一个元件符号，实现VHDL文本设计与原理图的混合输入设计方法。转换中需要注意以下几点： ① 转换好的文件必须存在当前工程文件夹中。 ② 按这种方式File→Create/Update Symbol Files for Current File转换，只能针对被打开的当前文件。 4 设计全加器顶层文件 为了建立全加器的