Si衬底上CeO2介质薄膜的结构和电学特性研究.pdfVIP

Si衬底上Ce42介质薄膜的结构和电学特性 康晋锋 刘晓彦 翟霞云 关旭东 韩汝琦 北京大学微电子所，北京 100871 连贵君 熊光成 北京大学物理系，北京 100871 1.引言 半导体集成电路技术的进步是以半导体器件尺寸的不断缩小和集成电路集成度的 不断提高为标志的 目前集成电路产品中主流器件的特征尺寸已缩小到。.25M ，按预 测，其特征尺寸在2012年将缩小到50nm。然而，当器件尺寸缩小到0.1Etm以下时， 目前普遍采用的传统栅介质材料Si02或SiO,N,己不能满足器件功能的需要。为保证器 件有好的特性，设计要求栅介质层的厚度需要随器件尺寸的缩小同时减薄。因此，当 器件尺寸缩小到亚。.IlLm 以自寸，Si02栅介质层的厚度需要减薄到2nm以下。在这 样的尺寸 卜 由于直接隧穿和强场效应等因素的作用，栅介质层的漏电流和可靠性将 成为严重的问题。目前提出的解决这一问题的主要途径之一是利用具有高介电常数的 介质材料替代传统的Siq作为栅介质层，在保持等效电学厚度不变的基础上，使得实 际介质层的物理厚度增加，从而有效减小介质层的漏电流、提高其可靠性 二氧化饰(Ce02)-S`k介质材料具有简单的钙钦矿立方体结构、稳定的化学性质和大 的介电常数，其晶格常数a=0.541nm.与Si(晶格常数a=0.543nm)有很好的晶格匹配(失 配度仅为0.35%)，是具有良好性质的高K介质材料之一。从原理上来说，外延介质薄 膜与Si衬底有较少的悬挂键，界面缺陷态可以较少，因此，研究在Si衬底上外延Ce02 帜 薄膜成为了许多研究小组感兴趣的研究课题。到目前为}卜，不同的研究小组已分别报 道了它们利用不同方法在Si(100)衬底上外延生长Ce02薄膜的}作11,但所报道的外延 生长取向并不尽相同，这意味着CeO:的外延生长取向可能与具体的工艺条件有关，为 此，我们开展了l.艺条件对 Si(100)衬底上CeO2薄膜结构和电学性能影响的研究。本 文将报道我们利用脉冲激光淀积方法((PLD)在Si(I00)衬底生长制备Ce02薄膜的初步工 作，以及 I:艺条件对Ceo,薄膜生长取向及其电学特性影响的一些结果。 2.实脸 实验所用的Si衬底为p型掺杂的(100)取向的单晶Si片，其电阻率为5.8S2cmo 336- 在放入淀积室之前，用典型的化学清洁方法对Si衬底进行处理，以清除Si表面的污染 和自然氧化层][。实验所采用的PLD制膜系统由准分子激光器和真空制膜系统几部分 组成。激光器为KrF准分子激光器，输出波长248mn，脉宽约24nso淀积时激光的能 量密度约为2J/cm，脉冲重复频率SHz。真空制膜系统包括由分子泵和机械泵组成的 真空部分、一个 Kaufman离子枪、不锈钡成膜室几部分构成，其中离子枪指向衬底表 面且与衬底法线方向呈540角。淀积生长之前的预真空高于4X10-Pa，衬底采用电阻 加热方式。由于实验所使用的真空系统的真空度较低，为了消除Si表面自然氧化层， 在淀积Ce0:前，首先使用Kaufman离于枪对Si衬底表面进行离子束清洗。淀积采用 的溅射靶为CeOZ烧结靶 样品薄膜的结构特征利用X射线衍射谱(XRD)测量，电学性 质利用HP4192A阻抗分析仪进行测量。为便于电学测量，我们在Ce02/Si样品表面利 用离子束溅射方法在室温淀积生长了直径为 Imm的圆形AI金属层作为上电极，形成 MIS结构电容样品。 3.结果与讨论 在不同T艺条件下制备一组样品，分别进行Ce02薄膜结构和电学性质测量。表1 示出不同样品的淀积条件。 表 1样品的制备条件