基于FPGA 的CameraLink 接口设计.docVIP

精品论文 参考文献 基于FPGA 的CameraLink 接口设计 Camera Link Interface Design Based on FPGA 　　周应发ZHOU Ying-fa曰黄泽锷HUANG Ze-e（广州飒特股份有限公司，广州510006）（Guangzhou SAT Infrared Co.，Ltd.，Guangzhou 510006，China） 　　摘要院阐述一种基于FPGA 的Camera Link 接口设计，该接口设计用于替换原来发送端的并转串驱动器芯片SN75LVDS83B。系统将原来芯片实现的功能集成到FPGA 中，既降低了功耗，也节省了产品的成本。本设计利于产品的集成化，小型化。通过该设计实现了芯片的功能，同时将数字图像数据成功的传输到液晶屏上进行显示。 　　Abstract: This article elaborates a kind of Camera Link interface design based on FPGA. The interface is designed to replace theoriginal sender of the parallel and serial driver chip SN75LVDS83B. The system will achieve the original chip functionality into the FPGA,which reduces power consumption, but also saves the cost of the product. This design is conducive to integration, small productsminiaturized. The function of the chip is designed and implemented by the design, while the successful transmission of digital image data tobe displayed on the LCD screen. 　　关键词院Camera Link；FPGA；图像传输Key words: Camera Link；FPGA；image transmission中图分类号院TN946 文献标识码院A 文章编号院1006-4311（2014）16-0218-02 0 　　引言Camera Link 是一种基于视频应用发展而来的通信接口，是在Channel Link 技术基础上发展出来的[1]。CameraLink 标准是由国家半导体实验室提出的一种ChannelLink 技术标准发展而来的，它在传统LVDS 传输数据的基础上又加载了并转串发送器和串转并接收器，利用SER/DES（串行化/解串行化）技术以高达4.8Gb/s 的速度发送数据。Camera Link 标准使用每条链路需两根导线的LVDS传输技术。驱动器接收28 个单端数据信号和1 个时钟信号，这些信号以7:1 的比例被串行发送，也就是5 对LVDS信号通道上分别传输4 组LVDS 数据流和1 组LVDS 时钟信号，即完成28 位数据的同步传输只需5 对线，而且在多通道66MHz 像素时钟频率下传输距离可达6m[2-4]。 　　系统使用Spartan-6 系列的FPGA，型号为XC6SLX45来进行设计。该系列的FPGA 为成本敏感型应用带来了低风险、低成本和低功耗的最佳平衡。该系列不仅拥有业界领先的系统集成能力，同时还能实现适用于大批量应用的最低总成本[5-6]。 　　本文阐述如何在FPGA 进行Camera Link 接口设计，使用该方法在FPGA 中设计模块，用于替代原使用的并转串驱动芯片SN75LVDS83，即节约了成本，降低了功耗，也便于系统的小型化。 　　1 系统软硬件设计1.1 系统硬件设计系统原电路如图1 所示，其中FPGA 将从视频设备中采集到的数字图像数据，包括24位RGB 数据，行信号HSYNC，场信号VSYNC，数据使能信号DEN，及一位保留信号，共28 路；同时还有像素时钟信号传输给并转串驱动芯片SN75LVDS83，通过该芯片将28 位CMOS/TTL 信号以7：1 方式并串变换为4 条LVDS数据信号，即Y0P 和Y0M 至Y3P 和Y3M。锁相环传输时钟，即CLKOUTP 和CLKOUTM 通过第五条LVDS 链路与其中四路LVDS 数据信号并行传输。 　　然后将5 路LVDS 信号通过连线传输到显示驱动板上的接收器芯片SN75LVDS82，该芯片接收4 路LVDS 数据信号和1 路LVDS 时钟信号，将数据信号串并转换为28位CMOS/TTL 并行