基于035um+SiGe工艺的高速低功耗乘法器IP核研究.pdfVIP

．150． 2006年信息、电子与控制技术学术会议论文集 SiGe工艺的高速低功耗乘法器IP核 基于0135um 杨荣喜钟洪声 高腾飞 电子科技大学电子工程学院 成都 610054 【摘要】基于改进的Booth编码方案，设计了一 的IP核设计得到了极大重视。由于传输门逻辑在实 种16位高速低功耗并行乘法器。乘法器采用传输门 现基本算术运算单元时，与传统CMOS技术相比， 逻辑和Wallace树型压缩结构，采取全定制方式设 具有所需管子少的优点，因而使总的输入栅电容及 计。它支持16X16有符号数乘法，在3．3V，O．35pm 充放电电荷减少，降低了功耗，提高了速度。本文 SiGe工艺下，用nanosim工具做版图后仿真，最长 充分利用以上各点，乘法器采用改进Booth编码和 ware库下的对应的乘 路径延时小于4ns，比Design Wallace树型压缩