时序逻辑电路与设计.pptVIP

（2）四位二进制同步加法计数器74LS161 74LS161与74LS160的功能端基本相同，也是异步清零、同步置数， 、 也是低电平有效，而且CTP·CTT = 1时进行计数，CP为上升沿触 发。不同之处在于，74LS161是4位二进制计数器，计数长度是16，共有0000～1111十六个有效状态，没有无效状态，而74LS160是4位十进制计数器，计数长度是10，有0000～1001十个有效状态和1010～1111六个无效状态。 此外，常用的还有4位二进制同步加法计数器74LS163，它与74LS161唯一的区别就在于，74LS163是同步清零。 3.2 异步计数器 1. 异步计数器逻辑功能分析 异步计数器中各级触发器的时钟脉冲并不都来源于计数脉冲CP，各级触发器的状态转换不是同步的，因此，在分析异步计数器时，要注意各级触发器的时钟信号，以确定其状态转换时刻。下面通过几道例题说明异步计数器的分析方法和计数原理。 【补充例题】 分析下图所示时序电路的逻辑功能。 解： （1）写方程 时钟方程 CP0 = CP2 = CP， CP1 = 与同步计数器不同，异步计数器的时钟信号来源不同，因此其时钟方程不可省略。 驱动方程