基于FPGACPLD的电路设计流程简介.pptVIP

9.2 FPGA设计软件 2.原理图设计输入：波形仿真 ??在建立的波形文件左侧一栏中，单击鼠标右键，在弹出的菜单中选择“Insert Node or Bus” ： 图9.25 矢量波形文件节点加入 9.2 FPGA设计软件 2.原理图设计输入：波形仿真 ??加入仿真端口 ： 图9.26 节点加入工具框 图9.27 Node Finder工具框 9.2 FPGA设计软件 2.原理图设计输入：波形仿真 ??加入仿真端口 ： 图9.28 加入仿真节点后的波形图 9.2 FPGA设计软件 2.原理图设计输入：波形仿真 ??选择“clk”输入端，设置时钟频率为100?MHz，保存为count16_sch.vwf文件，开始仿真： 图9.29 波形仿真结果 第9章基于FPGA/CPLD的电路设计流程简介 9.1 引 言 9.2 FPGA设计软件 9.3 FPGA器件的使用 ? 9.4 本章小结 9.3 FPGA器件的使用 1.FPGA与CPLD器件的比较 (1)CPLD具有丰富的乘积项，适用于完成各种算法及组合逻辑；FPGA具有丰富的触发器，适用于实现各种时序逻辑。 (2)CPLD的连续式布线结构决定了其时序延时是均匀的和可预测的；FPGA的分段式布线结构决定了其时序延时是不可预测的。 (3)CPLD集成度较低，编程使用E2PROM或FLASH技术，无需