北京联合大学 计算机组成原理课件3.pptVIP

* * 5.2 计算机主存储器 (2)地址分配表 ★例：存储器的地址情况 * * 5.2 计算机主存储器 ★思考题：某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。D A 64，16 B 16，64 C 64，8 D 16，16 ★思考题：某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是______。 C A 0～32M B 0～4M C 0～2M D 0～1M ★思考题：某计算机字长16位，它的存贮容量是64KB,若按字编址，那么它的寻址范围是_____B A.0～64K B.0～32K C.0～64KB D.0～32k * * 5.2 计算机主存储器 ★思考题：某机字长32位，存储容量为1MB，若按字编址，它的寻址范围是_____ 。C A.0～1M B.0～512KB C.0～256K D.0～256KB ★思考题：某RAM芯片,其容量为512×8位，除电源和接地端外,该芯片引出线的最小数目应是____。D A.23 B.25 C.17 D.19 ★思考题：某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______。D A.8，512 B.512，8 C.18，8 D.19，8 * * 5.4 Cache存储系统 1. Cache基本原理（P92） 1)存储系统 计算机存储系统 主存 提速 扩容 * * 5.4 Cache存储系统 Cache存储系统 2)局部性原理 计算机顺序执行程序，地址是连续的，CPU访存地址相对集中。可将该部分内容装入Cache，加速。 * * 5.4 Cache存储系统 3)分块（Block）使用 Cache存储器(SRAM)速度快，直接向CPU提供程序和数据 Cache存储器(SRAM)价格高，较主存容量小得多 为灵活存放当前运行的内容，Cache存储器分块使用。与之相适应，主存也被分块使用。 (1)块长 当前运行的程序和数据，分块从主存映像到Cache存储器中。 块长的设置与主存的结构有关，一般为一个主存周期所能调出的信息长度。 ★例：若主存结构为模8交叉存储器，每个存储体的信息宽度为1字节，则块长为8字节。 ★例：若主存结构为模16交叉存储器，每个存储体的信息宽度为1个字(4字节)，则块长为64字节。 * * 5.3 Cache存储系统 (2)Cache存储器分块 Cache共分为2r＝m 块，块地址编码为r位。 Cache块长＝2w 个单元时，块内单元地址需要w位编码 (3)主存分块 主存为配合Cache存储器的工作，采取了同样的分块方式，即主存的块长与Cache的块长相等。 主存共分为2s＝n 块，块地址编码为s位。 主存块长＝2w 个单元，块内单元地址编码为b位。 主存容量＝2s+w ,主存的(字节)地址编码为s+w位 ★例：主存2MB,Cache 16KB,块长32B。 求位数w=? s=? r=? 求块数m=? n=? * * 5.3 Cache存储系统 4)Cache存储器结构（P95图） Cache存储体（SRAM） Cache控制器（标记寄存器＝相联存储器CAM，控制逻辑） 块地址 * * 5.4 Cache存储系统 * * 5.3 Cache存储系统 5)Cache存储器的命中（P93,P95图） 命中 未命中 命中率 Cache存储系统平均访问时间（P94） * * 5.4 Cache存储系统 2. Cache的地址映射（P94） 映射——主存内容复制到Cache存储器 地址映射——主存地址与Cache地址的关系 1)映射方式——主存划分，标记中存的内容 全相联；直接相联；组相联 2)全相联（P94图） 组织：主存不划分，主存任意块→Cache任意块 标记存放：主存块地址 m 位 地址映射：无约束关系 Cache控制器结构：Cache所有块标记参加比较 优点：命中率高 问题：比较电路复杂 * * 5.4 Cache存储系统 3)直接相联（P96图） 组织：主存按Cache长度分区，同行块为一组，组内主存块直接映射到指定Cache块 标记存放：主存区地址 s-r 位 地址映射：公式 i＝j(mod 2r=m ) (i:Cache块号，j:主存块号) Cache控制器结构：Cache仅一个块标记参加比较 优点：电路简 问题：命中低 * * 5.4 Cache存储系统 4)组相联—— v路组相联 组织：Cache分路，主存按Cache路长分区，同行块为一组，组内主存块映射到组内Cache块 * * 5.4 Cache存储