天大电子技术课程设计——智力竞赛抢答器.docVIP

电子技术课程设计报告 题目：智力竞赛抢答器 学生姓名 专 业 电气工程及其自动化 学 号 指导教师 日 期 20121228 一、完成课题的工作基础和实验条件 1．工作基础 数字电子技术的理论基础和max+plus的操作基础。 由74175D触发器的锁存功能，74147的10线-4线优先编码功能，74192的加减功能以及与非门等，设计电路，利用max+plus和EDA开发系统实现四路抢答器。 2．实验条件 （1）GW48系列EDA/SOC实验开发系统（提供有目标芯片FPGA-型号EP1K30TC144-3、数码显示器、二极管、三极管、钮子开关、晶振等资源）； （2）电路设计采用下列器件： 74175、74147、74192、7448、ANDX、ORX、NOT等 二、设计任务和要求 1. 基本要求 （1）有3—4路抢答； （2）数字显示抢答组别； （3）由主持人复位后方可抢答； （4）声音提示已有人抢答。 2.另加功能 (1)倒计时：主持人复位开始抢答后，数字显示9秒的倒计时功能；如果9秒内有人抢答，倒计时停止,声音响；计时到零无人抢答，声音响，倒计时停止。 (2)锁存功能: 已经有人抢答，若再有人抢答,输入无效。倒计时停止之后，无法再抢答 (3)计分功能：某组答对一题，主持人给该组加一分 三、电路基本原理 主要分为抢答电路、倒计时电路、记分电路和报警电路四部分。 抢答电路 组别的显示：当主持人按复位开关前，clan为低电平，74175不工作，选手输入无效；当主持人按复位后，74175开始处于工作状态，当有选手将按键按下（若为第一组），则此时=1， =1，=0， 74147低电平有效，再由反相器，输出该组号的BCD码。因为选择模式一，有自带译码装置，在实验台上显示该组号。 锁存的实现：经过与门，和触发信号相与非，接74175的clk端，即可实现。当一个选手抢答后，由1变为0，与,脉冲信号相与进入clk端。因此clk端只接收到一次的电平变化，之后 74175不再工作，从而实现了封锁其他选手的作答。只有在第一个人答完以后，由主持人操作清零开关使抢答器电路复位，才能进行下一步的抢答。 倒计时电路 9秒倒计时：由可逆加法器74192，初始置数1001，输出端接实验台内置的译码器，可实现数码显示。由DN端输入脉冲，借位端经反相器与74175的相与，接复位端，使得计时到0之后停止，或者有选手抢答之后停止。 封锁功能：当倒计时结束之后，借位端与主持人的输入端相与，接入74175的CLRN，使之后的选手输入无效。 计分电路 由主持人控制的第二个输入端接UP，当某选手答对时，由于我们选择了模式0，需要主持人按两下，产生一个脉冲，使该选手加一分，74192的输出也接译码器，由数码显示。 报警电路 的与非、和倒计时74192的借位端的反相相或，与时钟脉冲相与，再输出接蜂鸣器。当有选手在倒计时之内抢答或者时间到，均可实现蜂鸣器声音响 5.总电路原理图： 四、仿真与调试 假想情况：主持人复位后倒计时开始，一号选手抢答，成功后，倒计时停止。因答对，主持人加一分。 实际仿真如下图。K（主持人）为1后，wd、wc、wb、wa（倒计时）开始变化，当a（一号选手）为1后，倒计时停止，1号输出口由0变为1。当主持人按加分键j0后，j1变为1。符合要求 五、 体会 抢答器看似简单，真正自己设计完成抢答器之后才发现里面蕴含了很多东西。怎样封锁使一人抢答之后其他人不能抢答？怎样倒计时停止之后使其他人不能抢答？如何数码显示？如何使芯片功能的正确实现？等等。通过这次课程设计，我对电子电路的设计过程有了更清楚的认识。从分析功能、资料查找、功能实现、仿真再到实际的电路实现，不断发现、修改，最终基本完成了课题设计。在这过程中，我对数字电路中的器件及原理有了更深的认识，对仿真软件和实验平台也更加熟悉。学习要做到理论与实践相结合。今后我还要多锻炼自己的思维能力和动手能力。 六、 参考文献 [1]周跃庆.数字电子技术基础教程.天津:天津大学出版社,2006.9. [2]王萍.电子技术实验教程.北京:机械工业出版社,2009.1. [3]Max+plus操作指南 天津大学自动化学院，2008 摘 要 电子技术在生活中应用广泛。本设计利用74175D触发器、74147优先编码器、74192可逆加法器及与等，通过max+plus软件和EDA平台，实现四路抢答器。主持人复位之后开始倒计时抢答，抢答之后数字显示抢答组别，声音响，并且其他选手不能再抢答。倒计时