基于数据流自动加速器车牌识别片上系统的FPGA实现.docVIP

基于数据流自动加速器车牌识别片上系统的FPGA实现  FPGA implementation of a license plate recognition SoC using automatically generated streaming ccelerators 基于数据流自动加速器车牌识别片上系统的FPGA实现 摘要 现代的FPGA平台提供了硬件和软件设备用于构建芯片（SoC），以满足应用程序的需求。设计师可以通过从一个预先定义的外围设备和一大批固定IP功能由硬件选择和一个基于总线系统的硬件和软件基础设施提供新的硬件，通常表示使用的RTL。硬件加速器，提供应用特定扩展到一个系统的计算能力是一种有效的机制，以提高性能和降低功耗。现在缺少的是一个综合的方式来确定应用程序的计算的关键部分，并创建一个带有加速器从最小的设计投入高级别代表。 在本文中，我们提出了一个自动化的方法和工具，产生的加速器。我们采用了基于FPGA的车牌识别在执法使用（LPR）的系统方法。加速器过程流数据，并支持一个编程模型，可以自然地表达了高效的硬件实现嵌入式导致大量应用。我们表明，我们可以实现一个总体车牌识别应用程序的速度从1.2倍到2.6倍，从而使场景下的现实道路实时功能。 引 言 嵌入式系统要求设计承受紧张的工作时间将产品推向市场，功耗，面积，性能和成本的限制。不断增长的NRE与掩码设置为规模较小的晶体管几何费用使ASIC的标准单元设计，只适用于有明确的功能，预计不会改变在产品寿命相当高容量的产品。使用FPGA可重构计算已经合并在过去几年里在许多情况下作为一个潜在的替代技术。与此同时，出现了在工具进行硬件设计过程中对算法的抽象，以进一步减少对市场的时间深入研究和商业活动。一个建筑自动化工具应该能够结合互动架构开发，硬件软件自动分区和一个高效率的映射一个或多个内核的可重构织物。 通常情况下，如在Virtex系列FPGA的，或者在Altera FPGA合成的Nios处理器的PPC405合理标量处理器在处理非经常执行或以指令和数据级并行度低有条件的代码效率，更有效比映射盖茨将相同的代码[14]。不过，标量处理器非常适用于高通量，并行代码由于并行的有限支持（指令，数据和任务），因为从内存层次结构的有限的内存带宽，主要核心的狭窄管道效率低下。 我们已经开发了一个自动化的过程，流数据流图图（sDFG）到主标量核心加速器。一个sDFG表示计算内核的进程数据流与相对有限的生命和确定的内存访问模式。的存取模式，可以说从sDFG独立的计算。流模型解耦的内存访问序列从计算的描述，从而使得上述两个项目更容易，更可重复使用的每一个定制。以某sDFG示例图给出后，当我们讨论语文能力要求的应用。 要显示的流模型在嵌入式系统的适用性，我们描述这个过程是如何在一个自动车牌识别（LPR）的系统设计中。这是一个独立的“智能摄像机“实施运行使用的Virtex- II Pro的FPGA的[19]一个SoC设计方法学的实时操作系统。虽然在手的申请是lpr，“智能摄像机“可以在一个像汽车，安全，家庭监护和控制用于各种应用，等等，目的是要卸载从可对应的标量计算内核PPC处理器进入大门。我们的方法生成从设计，遵循一个预定义模板空间大的硬件加速器。 加快应用程序，所需的带宽和加速器所产生的大小可根据应用要求调整，区域约束和用户参考。该研究的贡献如下： 我们提出了一个可重构结构中产生的协处理器的流模式的使用情况和我们大纲的框架为基础的方法，用于评估潜在的一整套解决方案，我们详细介绍如何在这种方法是一个自主的车牌识别系统 本文的其余部分组织如下：第2节给出了流编程范例简要背景资料，并解释如何利用技术发展趋势有利于在通讯计算。第3节介绍我们的工具方法，以及第4节讨论车牌识别中的应用和平台。第5节介绍了该方法的实验评估，第6节给出了一个相对以前的工作领域总结，第7节礼物的结论。 2. 流规划模型 我们的方法产生的过程和产生的协处理器的数据流[1]。流编程模型利用了“算术强度“的执行单元进行聚类在一起，揭露数据移动和分期向程序员[6]的超大规模集成电路技术。根据流模型，数据获取和储存单位脱钩计算单位，使每个人可以单独进行优化和更有效。 程序员在内存中描述的形状和位置的数据流描述符使用，并计算使用sDFG。这种分离允许流接口单位采取可用带宽的优势，预取，然后才需要的数据。内存访问不计算使用之前，这对于积极的预取数据是由数据路径请求允许sDFG操作。该架构成为对少峰潜伏期敏感性，访问一个数据元素的内存子系统的平均带宽而定。虽然传输数据流编程接口单元是利用流描述符（图1）。甲流是由元组描述符（类型，Start_Address，步幅，跨度跳过，大小）1表示，其中： ?类型表示多少字节的每个元素都（类型为字节0，