什么是中断.ppt

  1. 1、本文档共20页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
什么是中断

1、什么是中断 在CPU运行过程中,由于内部或外部某个随机事件的发生,使CPU暂停正在运行的程序,而转去执行处理引起中断事件的程序,完成后返回原来的程序继续执行。这个过程称为中断。 2、中断服务程序 处理中断源,完成其所要求功能的程序。 3、中断源 引起中断事件的原因,称为中断源。 第八章 中断系统 8.1 中断的基本概念 中断服务程序1 中断服务程序 2 随机事件1 CPU执行流程 随机事件 2 4、中断优先权 给每个中断源指定一个优先权,称为中断优先权。当多个中断源同时发出中断请求时,CPU按照中断优先权的高低顺序,依次响应。 说明: 随机事件是指事件发生的时间无法预知 即中断源何时产生中断不确定, 是随机的。 但事件的性质及处理方法则是已知的,确定的 即中断服务程序已经确定, 但何时执行未知。 5、断点和中断现场 断点:是指CPU执行的现行程序被中断时的下一条指令的地址,又称断点地址。 中断现场:是指CPU转去执行中断服务程序前的运行状态,包括CPU内部各寄存器、断点地址等。CPU响应中断时首先需要保护现场。 6、保护现场和断点的次序 依次将标志寄存器,CS,IP压入堆栈。 7、硬件中断和软件中断 硬件中断(也称外部中断) 由CPU外部的硬件产生的中断。 早期中断概念的引入,是为解决CPU与外设间的速度匹配问题,提高CPU的工作效率。中断源主要是由外部硬件产生。 当今的中断技术,不再限于外部硬件产生中断,还可由CPU内部产生,即由指令(如INT指令)调用中断服务程序。 软件中断(内部中断) 执行中断指令或由CPU本身启动的中断称为内部中断。 外部中断包括非屏蔽中断和可屏蔽中断。 8.2 8086/8088的中断结构 8086/8088具有一个灵活的中断系统,它能处理多达256种不同的中断类型。 1、8086的中断源 分别定义为中断0~255。有些被CPU使用、有些有些被DOS系统使用、有些留给用户使用。 2、中断矢量表 中断向量:每个中断服务程序入口地址。 中断向量表:为了便于中断管理,将中断向量在内存的特定区域存放,称为中断向量表。 中断向量表占用1K的存储空间。 中断类型码乘以四就是中断矢量的地址。 溢出中断 0000 : 0014 H 0000 : 0013 H 0000 : 0010 H 0000 : 000F H 0000 : 000C H 0000 : 000B H 0000 : 0008 H 0000 : 0007 H 0000 : 0004 H 0000 : 0003 H 0000 : 0000 H 类型5 类型255 供用户定义的中断 (共224个) 0000 : 007 FH 0000 : 007 EH 0000 : 03 FFH CS IP CS IP CS IP CS IP CS IP CS IP CS IP 专用的中断 (共5个) 保留的中断 (共27个) 类型32 类型31 类型0 类型4 类型3 类型2 类型1 除数为 0 中断 非屏蔽中断 单步中断 断点中断 3、8086CPU 转入中断服务程序的过程 1) 取类型号; 2) 计算向量地址; 3) 根据向量地址查表,将偏移地址送IP,段基址送CS; 4) 转入中断服务程序,进行中断处理。 8.3 8259A 可编程中断控制器 一、8259A的主要功能 在微机系统中,可以使用8259A 扩展外部中断,Intel 8259A 可编程中断控制器,主要有以下功能: 1片8259A 能管理8级中断,通过级联用9片8259A可以构成64 级主从式中断系统。 2.每一级中断可以屏蔽或允许。 3.在中断响应周期,8259A 可提供相应的中断类型号。 4.可编程使8259A 工作在多种不同的方式。 二、8259A 的内部结构与引脚信号      控制逻辑 中断服务 寄存器 ISR 优先权 电路 PR 中断请求 寄存器 IRR 中断屏蔽寄存器IMR 读写控制 逻辑 级联缓冲 比较器 数据总线 缓冲器 D0~D7 A0 CAS0 CAS1 CAS2 INT IR0 IR1 IR7 … 8259A内部逻辑框图 1. 数据总线缓冲器 8位、双向、三态,是8259A与 CPU 之间的数据接口。 D0~D7直接与CPU 数据总线的低8位连结。 2. 读/写控制逻辑 A0:常常与地址信号线A0相连。 8259A的两 个端口地址 CPU 通常利用: OUT 指令, IN 指令, 3. 中断请求寄存器 IRR

您可能关注的文档

文档评论(0)

wyjy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档