第4章 LPC2000系列ARM硬件结构(10～11)-5 VIC.pptVIP

LPC2000系列ARM硬件结构 1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器（EMC） 7.引脚连接模块 8. GPIO 4.10 外部中断输入 4.10 外部中断输入 4.10 外部中断输入 4.10 外部中断输入 LPC2000系列ARM硬件结构 1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器（EMC） 7.引脚连接模块 8. GPIO 4.11 定时器0、1 特性 4.11 定时器0、1 功能简介 4.11 定时器0、1 分频器结构描述 定时器中断——定时器与VIC的关系 4.11 定时器0/1 使用定时器的注意要点 外部匹配输出0/1。当匹配寄存器0/1（MR3:0）等于定时器计数器（TC）时，该输出可翻转、变为低电平、变为高电平或不变。外部匹配寄存器（EMR）控制该输出的功能。可选择多个管脚并行用作匹配输出功能。例如，同时选择2个管脚并行提供MAT1.3功能。 输出 MAT0.3～MAT0.0 MAT1.3～MAT1.0 管脚描述 管脚方向 管脚名称 定时器匹配输出引脚描述 信号输出 匹配控制寄存器 Tx定时器 匹配寄存器 = 当定时器值等于预设的匹配值时，从引脚输出特定的信号 信