可编程低比特率语音编解码器的设计与实现.pdfVIP

礴92 信 号 处 理 可编程低比特率语音编解码器的设计与实现 狱礼荣李鹅怀王仁华李佛宇宋彦 (中国科学技术大学电子工程与信息科学系) 摘〔要〕低速率语音压缩编码技术的实际应用，关健是编码算法的高性能价格比地实时实现。本文将介绍一个 墓于高速DSP芯片技术的低比特率语音编解码器.该编解码器具有可偏程性，能实时实现大部分低比特*语 音编解码算法的能力.同时具有较高的性能价格比。 关性词:低速串语音编解码 DSP 实时性 可组程性 一 引 言 语音压缩编码技术随着现代信息数字化的要求，变得越来越重要。语音的数字通倍和数字存储等应用领 城，都需要低比特率的语音偏码技术。这、猫求.随着语音数字信号处理技术的发展和讥SI技术的飞速进步， 已经成为可能。尽管过去十年内语音压缩编码技术取得了很大的进展，但由于算法复杂度较大 (如较低复杂 度的GSM编解码需约AM ，而0.729盆约30MIP:左右的运算S)，因此如何利用当代VLSI技术高性 能价格比地实时实现语音压缩算法是语音压编编码技术得到实际应用的关键。 本文首先介绍一个荃于高速DSP(Di砂talsignalProcessor)芯片技术的低比特率语音编解码器的硬件、软 件设计与实现关健技术。该编解码器在设计上一方面着重考虑了提高其性能价格比，使其具有较广泛的实用 价值;另一方面，着重考虑了其可编程性，使其具有在不改变硬件的墓础上，通过更动部分软件.就可以实 时实现大部分低比特串语音编解码算法的能力。最后，本文将简单夕绍G.723.16.3kb/s或.5.3kb/s双速率语音 偏码在该幼解码器上的实时实现。 二.编解码器的硬件设计与实现 1. 怕解码器的砚件结构 语音偏解码器在结构上由语音模拟接口、语音数字接口及DiSP级小系统三部分组成，如图1所示。 考虑到目前低速率的语音编解码算法的复杂度在 30MIPS(MIPS百万条指令每秒)左右，选择语音绷 解码器的核心器件DSP,使其运算速率达到30IMP. 语音编解码器语音通道应是双向韵，且考虑低速串语 图1语音编解码翔硬件结构 音编解码算法压缩的语音带宽为300H-Z 3400HZ。为降低语音编解码器成本，编解码器的语音模拟接口即A/D 和D/A器件，可选择低盛的语音CODEC器件.语音数宇接口采用广泛应用的RS232接口。 所设计和实现的低速率语音编解码器中的语音模拟接口的语音输入和输出方式可为线路方式，也可直接 通过MIC输入和驱动普通电话机的高阻话筒，两种方式通过跳线选择。 2. DSP最小系统 DSP最小系统是低速率语音编解码签的核心部分，语音的编码和解码由它来完成，同时它还完成对语音 模拟接口和语音数字接口的控制和整个编解码器的管理。而且，由于编解码器的主要成本集中在DSP芯片上， 一 嘟1 信 号 处 理 礴9」 所以根据低速率语iY编解4911%)7(DSP芯片的要求恰当选择DSP芯片:是低速本语音编解码器高性能价裕比地 实现的关键之一。综合目前大部分语音编解码算法的实时实现要求，低粗率语音编解码器对DSP芯片的要求 大致为:程序空间在IOKWORD左右;数据空间在16KWORD以内:运算速度在30M0?S左右:运算精度为 16位.同时考虑到编解码器硬件结构的简化和片内内存的大小对DSP产品性能差别形响，在同样的性能价格 比的情况下，应尽f选择润足F 求的单片DSP芯片。由于DSP芯片的程序运行空间羞本上是RAM存储 器，所以，一个DSP最小系统应包含自举程序存储器如EPROM等。 3. 低速率语音帕解码吕中的DSP芯片特点 本文介绍的低速率语音摘解码器采用的DSP芯片是AnalogDevice公司的ADSPJ-2181.其特点是:指令 周期为30ns,33MPES运算速度，所有指令单周期执行:具有一个16位的DMA(IDMA)口，用于商速存取片内存 储器;片内有一个8位自举DMA(BDMA)口，用于从自举程序存铭器中装接致据和穆序。程序RAM24BITX16K. 数据RAM16BTrX