数电 8.3.1-2.ppt

门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。 负载能力的计算(扇出数) 门电路级联 三、CMOS 电路使用中应注意的几个问题 1. 注意输入端的静电防护。 2. 注意输入电路的过流保护。 3. 注意电源电压极性。 5. 多余的输入端不应悬空。 6. 输入端外接电阻的大小不会引起输入电平的变化。 与门 、 与非门 ：接电源 或 与其他输入端并联 或门 、 或非门 ：接地 或 与其他输入端并联 多余输入端 的处理 思考原因？ 4. 输出端不能和电源、地短接。 因为输入阻抗极高 （≥ 108 ?） 故 输入电流 ? 0 ，电阻上的压降 ? 0。 8. 3 TTL 集成门电路 （Transistor—Transistor Logic） 一、电路组成及工作原理 +VCC(5V) R1 vI vo 4k? A D1 T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 输入级 中间级 输出级 D1 — 保护二极管 防止输入电压过低。 当 vI - 0.5 ~ - 0.7 V 时， D1 导通， vI 被钳制在 - 0.5 ~ - 0.7 V，不可能继续下降。 1. 电路组成 因为 D1 只起保护作用，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。 ★ TTL 反相器 2. 工作原理 +VCC(5V) R1 vI vo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 0V RL 拉电流 0V 3.6V 0V 0V 负载的等效电阻 iC1 5V 0.7V +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 假设 T1 导通 则 T1 的集电结和 T2、T4的发射结(3 个 PN 结)导通 e b c T1 正常放大时 :发射结正偏，集电结反偏，即 uC uB uE 现在 : uE uB uC ，即 发射结反偏 集电结正偏 倒置放大 i i i = βi ib =(1+ βi )ib 4.3V c? e? 3.6 V 1.4V 0.7V 2.1V 1.4V +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y T1 倒置放大状态 假设 T2 饱和导通 T3 、D 均截止 (设β1 ~ β4 = 20) T2 饱和的假设成立 0.3V iB2 1V ICS2 iB1 0.7V 2.1V 思考： D 的作用？ 若无 D，此时 T3 可以导通，电路将不能实现正常的逻辑运算 因为 3.6 V iE1 +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y T1 倒置放大状态 T2 饱和，T3 、D 均截止 3.6 2.1 1.4 0.7 1 T4 的工作状态：导通 放大还是饱和？ iB2 ICS2 iB1 iE1 iE2 iB4 iR3 又因为 T3、D 均截止，即 T4 深度饱和：uO = UCES4 ≤ 0.3V （无外接负载） 若外接负载 RL ： RL +VCC 0.3 所以 输入短路电流 IIS 二、静态特性 1. 输入特性 (1) 输入伏安特性： 1 iI +VCC +5 V uI + - uo T1 iI uI + - be2 be4 +VCC +5 V R1 4k? I V / u I mA / i 0 1 2 -1 IS I IL I UIL UIH IH I 低电平输入电流 IIL 高电平输入电流或输入端漏电流 IIH 即：当 Ri 为 2.5 k? 以上电阻时，输入由低电平变为高电平 (2) 输入端负载特性： 1 +VCC +5V uI + - uo Ri T1 iB1 uI + - be2 be4 +VCC +5 V R1 4k? Ri Ri/ ? 0 2 6 4 1 2 uI / V T2、T4饱和导通 Ri = Ron — 开门电阻（2.5 k?） Ron T2、T4 截止 Ri = Roff — 关门电阻（ 0.7 k?） 即：当 Ri 为 0 .7 k? 以下电阻时 , 输入端相当于低电平。 Roff 0.7 V 1.4 V 2. 输出特性 uO 1 + VCC + 5 V uI + - + - iO uO / V iO /mA 0 10 20 30 -10 -20 -30 1 2 3 在输出为低