原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
20.基本D触发器的设计
重庆科创职业学院授课方案（教案）
课名： 教 师：
班级: 编写时间：
课题：
基本D触发器的设计 授课时数 2 教学目的及要求：
1.掌握用VHDL设计实现D触发器
2.熟练掌握用VHDL描述时钟脉冲的方法 教学重点： D触发器的设计过程 教学难点： D触发器的不同描述方法 教学步骤及内容 ：
一.复习旧课
二.新课
1. D触发器是时序电路中最简单和最具有代表性的元件，它也是现代数字系统中最基本的时序元件和底层元件。其特征方程为
Qn+1= D
2.基本D触发器端口：
数据输入端：D；
时钟输入端：CLK；
输出端：Q。
3.VHDL基本知识讲解
进程的应用
PROCESS(clk) - -进程语句,clk为敏感信号
BEGIN
IF clkevent and clk=1 THEN
- -时钟上升沿检测
(顺序语句)； - -描述实体功能的顺序语句
END IF;
END PROCESS; - -进程结束
4.设计过程：
（1）输入设计项目并将其设为当前项目；
（2）在文本编辑窗中设计输入8-3编码器的VHDL代码： 旁批栏：
LIBRARY IEEE; - -打开IEEE库
USE IEEE.STD_LOGIC_1164.ALL;--IEEE中的STD_LOGIC_1164
ENTITY dff1 IS
PORT( clk : INSTD_LOGIC;- -端口类型为 STD_LOGIC
d: IN STD_LOGIC;
q : OUT STD_LOGIC);
END dff1;
ARCHITECTURE a OF dff1 IS
SIGNAL q1 : STD_LOGIC;
BEGIN
PROCESS(clk)
BEGIN
IF clkevent and clk=1 THEN
- -时钟上升沿检测
q1=d;
END IF;
q=q1;
END PROCESS;
END a;
5.项目编译：
选择目标器件。选择菜单命令Assign | Device，弹出Device对话框。选择对话框的Device Family下拉列表框中的目标器件(EPM7128SLC84-10)引脚指定，编译。
6.项目时序仿真：
创建波形文件—输入信号节点—设置仿真时间—编辑输入节点波形-运行仿真。
7.引脚指定：
指定输入输出对应的芯片的引脚，注意一些引脚不能用。选择菜单命令Assign | Pin/Location/Chip，将设计的D触发器与目标芯片(EPM7128SLC84-10)联系起来。
8.程序下载：
Max+PlusII-progeammer-JTAG-Multi-Device JTAG chain setup-Select Programming file –找到.pof 文件-add-OK
9.实验箱上现象的分析描述与验证。 旁批栏：
三.小结
对学生在实验过程中遇到的问题进行分析，总结，做出合理的评价。
四.作业
将程序输入到MAX+PLUS II软件进行相关操作，完成实验报告。 旁批栏：
文档评论（0）