数字声波信号处理中的编解码器设计.pdfVIP

数字声波信号处理中的编解码器设计.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一 , … … { … 数字声波信号处理中的编解码器设计 数 字 声 波 信 号 处 理 中 的 编 解 码 器 设 计 李 苏,李春楠, 李 辉, 刘西恩 (中海油田服务股份有限公司油田技术研究院,河北 燕郊 065201) 摘 要 :编解码器是一种能够执行编码和解码数字数据流或信号的设备或程序。该文介绍 了基于FPGA设计实现的EDIB 总线通信 中的曼彻斯特码编解码器 ,采用Verilog硬件描述语言(VerilogHDL)进行设计并集成到 FPGA 中。在利用FPGA对声 波信号处理的过程中,采用状态机,以完成复杂的程序设计,还可以提高仪器的稳定性。这是仪器电路设计的重点。 关键词 :现场可编程门阵列;数字声波测井仪;状态机;曼彻斯特码 中图分类号 :TB51 文献标识码:A 文章编号 :1817—0633(2011)一07—0037—02 TheCodecDesignintheDigitalAcousticW aveSignalProcessing U Su, LIChun-nan, LIHui, LIU Xi-en (Oilfieldtechnologyresearchinstitute,ChinaOilfieldSetricesLimited.YanjiaoHebei065201) Abstract:TheCodecisadeviceorprogram which iscapableofperformingencodinganddecodingonadigitaldatastream or signals.ThepaperintroducestheManchesterCodeCodecintheEDIBcommunicationrealizedbyFPGA design,thedesing isimple— mentedbyadoptingVerilogHDLandtheprogram isintergatedintotheFPGA.DuringtheprocessofusingtheFPGA tohandlethe acousticwavesignals,theStateMachineisadopted tocompletethecomplicatedprogram design,andtheinstrumentalstabilityalso canbeenhanced.Thisisthekeypointofthecircuitdesing ofinsturments. Keywords:FieldProgrammableGateArr@(FPGA);DigitalAcousticWellLoggingInsturment;StateMachine;ManchesterCode 0引言 电平跳变表示,”1”用由高到低的电平跳变表示3『】。这种编码形式 状态机广泛应用于硬件控制 电路设计 ,它把复杂的控制逻 不仅提高了数据传输的可靠性和稳定性,而且可以防止信号电 平在长时间为高时导致 的电荷积累,从而保证了仪器在恶劣的 辑分解成有限个稳定状态,在每个状态上判断事件,变连续处理 为离散数字处理,符合计算机的工作特点。它克服了纯硬件数字 井下环境和地面系统进行正常通信。主控板对曼彻斯特编解码 系统顺序控制方式不灵活的缺点 ,结构模式相对简单,层次清 是用 VerilogHDL硬件描述语 言集成到 FPGA 中,以替代 楚 ,便于测试 同时在高速运输和控制方面,状态机更有其巨大 HD6408和HD6409编解码芯片。这样既可以降低井下系统控制 的优势,就可靠性而言,状态机的优势也是十分明显1【】。数字声波 板的功耗,还能有效简化 PCB板的布线,提高井下系统控制板 信号是个复杂的

文档评论(0)

精品课件 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档