数字电子技术基础第三章 逻辑门电路.pptVIP

(2) 上拉电阻对OD门动态性能的影响 Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。 电路带电容负载 1 0 CL Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。 最不利的情况： 只有一个 OD门导通， 1 1 0 为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。 当VO=VOL +V DD IIL RP n … m … k IIL（total) IOL（max) 当VO=VOH +V DD RP n … m … 1 1 1 IIH（total) I0H（total) 为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ： 2.三态(TSL)输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门 0 1 3.1.7 CMOS传输门(双向模拟开关) 1. CMOS传输门电路 电路 逻辑符号 υI / υO υo/ υI C 等效电路 2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2V ?I的变化范围为－5V到+5V。 ?5V +5V ?5V到+5V ?GSN VTN, TN截止 ?GSP=5V ? (-5V到+5V)=(10到0)V 开关断开，不能转送信号 ?GSN= -5V ? (－5V到+5V)=(0到-10)V ?GSP0, TP截止 1）当c=0， c =1时 c=0=-5V， c =1=+5V C T P v O / v I v I / v O +5V – 5V T N C +5V ?5V ?GSP= ?5V ? (－3V~+5V) =?2V ~ ?10V ?GSN=5V ? (－5V~+3V)=(10~2)V b、?I=?3V~5V ?GSNVTN, TN导通 a、?I=?5V~3V TN导通，TP导通 ?GSP |VT|, TP导通 C、?I=?3V~3V 2）当c=1， c =0时 传输门组成的数据选择器 C=0 TG1导通, TG2断开 L=X TG2导通, TG1断开 L=Y C=1 传输门的应用 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。 参数 系列 传输延迟时间 tpd/ns(CL=15pF) 功耗 (mW) 延时功耗积 (pJ) 4000B 75 1?(1MHz) 105 74HC 10 1.5? (1MHz) 15 74HCT 13 1? (1MHz) 13 BiCMOS 2.9 0.0003~7.5 0.00087~22 3.1.8 CMOS逻辑门电路的技术参数 CMOS门电路各系列的性能比较 3.1.9 NMOS逻辑门电路 3、NMOS或非门 1、NMOS反相器 2、NMOS与非门 NMOS逻辑门电路 1、NMOS反相器---饱和型负载管反相器 Vi Vo T2 T1 +VDD 即：Vi为高电平时， Vo为低电平 Vi为低电平时， Vo为高电平 当输入电压为高电平时，T1导通 当输入电压为低电平时，T1截止T2还是导通 所以，是反相器 T1为工作管， T2为负载管 ≤ 1V Vo ? VDD－VT 3-10K 100-200K （低电平） NMOS逻辑门电路 2、NMOS与非门 当A、B中有一个或两个均为低电平时，T1、T2有一个或两个都截止，输出为高电平 只有A、B全为高电平时，T1、T2均导通，输出为低电平 T1、 T2为工作管， T3为负载管 B L T3 T2 +VDD A T1 L= AB NMOS逻辑门电路 3、NMOS或非门 当A、B中有一个为高电平时，T1、 T2 有一个导通，输出0 A、B都为低电平时，T1、T2均截止， 输出为1 即 L= A+B T1、 T2为工作管， T3为负载管 因为T1、T2是并联的，要想增加输入端的个数时不会引起输出低电平的变化。这给制造多输入端的或非门带来方便。 L +VDD B