硅基PZT厚膜的MEMS兼容性研讨.pdfVIP

2005年i1月 第十四届全国半导体集成电路、硅材料学术会议 珠海 硅基PZT厚膜的MEMS兼容性研究 王蔚刘晓为王喜莲鲍志勇 哈尔滨工业大学MEMS中心哈尔滨150001 摘要：为解决硅基PZT厚膜在作为压电驱动元件时的MEMS兼容性问题，采用丝网印刷 引起的PZT／隔离层／si之间的互扩散现象，进行了显微分析和能谱仪分析，得出SiOz、 间的互扩散。提出了一种新颖的双杯硅基PZT厚膜压电驱动结构，并进行了工艺研制，该 结构工艺简单，MEMS兼容性好，适合作为片内驱动元件。 关键词：MEMS，PZT，驱动元件 1、引言 PZT材料是重要的压电、介电、铁电、热释电材料，在MEMS，SOC等领域具有巨大的应用 潜力，如作为微执行器的压电驱动元件、微传感器的敏感元件…；FRAM、DRAM的铁电材料 池1，DC-DC变换器中开关电容的介电层∞1等。因此，近年来对硅基PZT薄(厚)膜的研究受 到普遍关注。 当以PZT作为微执行器的压电驱动材料时，为提高驱动力，采用PZT的厚膜。丝网印刷工 艺可将PZT厚膜结构直接印刷在硅基片上，无需光刻图形，是制作硅基PZT厚膜常采用的 方法。而厚膜的多晶化(瓷化)是通过烧结来实现的，烧结温度通常在950℃或更高。一 方面，烧结时的高温造成PZT／Si成分相互扩散，甚至发生化学反应，扩散进入Si基片的 Pb、Ti、zr等金属杂质离子，会改变基片的电学性质，直接影响片上其它元件的性能。另 一方面，烧结时PZT厚膜浆料的有机添加剂挥发，PZT成分间扩散热收缩产生界面应力； 由烧结温度降至室温，热失配也会带来界面热应力，在应力作用下PZT／Si驱动结构弯曲， 这将造成硅基片不平整，后续工艺难以开展，工艺兼容性变差。所以，硅基PZT厚膜压电 结构的工艺兼容性是其在MEMS执行器中应用的关键。 2、硅基PZT厚膜制作 别制作这三种结构硅基PZT厚膜样品。图l是硅基PZT厚膜结构，隔离层分别是SiO。、Si3N。、 Pt—Ti／Si02。 图1硅基PZT厚膜结构 制备工艺为：以双面抛光(i00)n+-Si作为衬底，用KOH各向异性腐蚀减薄硅片；热氧 化硅片，SiOz膜厚约0．6u u m，Si3N。以LPCVD法制作，膜厚约0．2m；在有氧化层的硅片 u 上溅射Ti、Pt，厚度分别为0．03、0．15m；丝网印刷PZT厚膜，印刷工艺参见文献[4]， ．．426．． 2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 厚膜浆料为：在市售的PZT5H中外加3％低温玻璃粉和适量的有机添加剂，套印四次，PZT u 膜厚约80 Pt—Ti／Si0。为隔离层时，Pt为下电极，Ti是黏附层。PZT的烧结是采用高温氧化炉在自然 气氛下进行。 3、PZT／隔离层／Si界面分析 烧结后，在显微镜下观察不同结构样品，隔离层为Sioz、si3Na的样品在环绕PZT周围区域 结，黑色区域宽，表面平坦，介质薄膜变色边界有彩色环、合金点。降低烧结温度，变黑 区域变窄，烧结温度降至800℃时，PZT周围已无黑色区域，PZT边沿不平坦，有合金点。 之间发生了化学反应。而隔离层为Ti—Pt／Si0。的样品，950℃、10min烧结，环绕PZT的 区域的Pt和整个Pt表面无差异，但高温烧结使Pt表面变得粗糙，有起泡现象。图2是 950℃、10min烧结三种样品PZT周围隔离层表面的显微照片。 PZT／Si3N4 PZT／SiO，PZT／Pt 图2 PZT周围区域隔离层表面显微照片(木250) 薄膜之间的相互作用，将Zr0。、Ti0。、Pb0置于有氧化层的硅片上，在950℃退火10min。 Zr0。、Ti0：和与其接触的Si0。表面无变化；Pb0熔融、且和与其接触的Sioz反应。显微镜 PZT／Si02样品对比，两者相 下观察反应后Pb0在Si0。-Si表面边界