接口技术复习提纲.pptVIP

* 2. ADC0809的转换时序 D0～D7 OE EOC START/ALE ADDA/B/C DATA 100?s 2?s+8T (最大) 200ns (最小) 转换启动信号 转换结束信号 题型： 1、填空 20% 2、单项选择 30% 3、简答题 20% 4、综合题 30% 第一章： 1、微型计算机的系统组成(从课程轮廓的高度去理解) 2、计算机系统的三总线 ：地址总线、数据总线、控制总线的作用 第二章： 1、8086/8088CPU内部结构 ： BIU总线接口部件和EU执行部件 ；各自的作用；取指令与执行指令的操作是并行的 ；EU是执行部件，负责指令译码和执行，BIU总线接口部件，负责地址的形成然后根据形成的地址进行CPU与内存或I/O端口传送指令或数据 2、学习芯片的引脚信号时需要关注的4个方面 ：例 in指令有效电平 3、引脚的分时复用（数据线地址线轮流使用一组线，例如：8086的 AD15～AD0，何时作何种作用，起配合作用的引脚（ALE）） 通常在信号名称加 上划线（如：MX）或星号（如：MX*）表示低电平有效 4、8086/8088的引脚信号：1） D0 ~ D7（数据线是双向的） ；A0 ~ A19（地址线是单向的）； MN/MX*（最小组态，最大组态） 、IO/M*、 READY… … 、 DT/R* WR*,RD* CPU写内存时需要IO/M*为0，WR*为0 2） RESET复位操作；复位的结果 6、8086的存储器分体（相关引脚及工作时序的安排）A0,BHE* * T4 T3 T2 T1 ALE CLK A19/S6～A16/S3 A15～A8 AD7～AD0 A15～A8 A7～A0 输出数据 A19～A16 S6～S3 READY （高电平） IO/M* WR* T1状态——输出20位存储器地址A19～A0 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 T2状态——输出控制信号WR*和数据D7～D0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 存储器写总线周期 总线时序：指令周期、总线周期（T1，T2，T3， T4； Tw 的作用，如何使用）、时钟周期  在读写总线周期中，判断是否插入Tw 1. 在T3的前沿检测READY引脚是否有效 2. 如果READY无效，在T3和T4之间插入一个等效于T3的Tw ，转1 3. 如果READY有效，执行完该T状态，进入T4状态 第五章： 1、微型计算机系统：分级存储器结构---外存储器、内存储器、cache 及其特点 2、芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 内存的扩展有字扩展和位扩展两种 例题：8k*8位，需要地址线多少根，数据线多少根，32KB的，需要多少根地址线多少根数据线？ 用8k*8位的扩展成32KB的需要多少个？是属于什么扩展？ 答：需要4个，属于字扩展 用8k*8位的扩展成8k*16位的需要多少个？是属于什么扩展？ 答：需要2个，属于位扩展 3、存储芯片与CPU的连接: 例如1Kx8 8Kx8 1)“位扩充”和“字扩充” ; 2)译码电路(138译码器原理);译码方法；地址计算 3)I/O端口译码同此 第六章： 1、 8088/8086矢量中断的工作原理（从中断请求到中断响应的全过程，课件上有演示） 8088的中断类型号N、中断向量、中断服务程序入口intproc 中断向量表的位置，向量号为N的中断向量的起始地址＝N×4 中断向量表从内存的00000H开始，每个中断向量占4字节，共有256个中断，所以中断向量位置为：00000H——？ 注意：中断请求INT，中断响应INTA这两个控制总线 8259A的内部结构和引脚 D7~D0 INTA INT 中断请求寄存器 中断屏蔽寄存器 数据 总线 缓冲器 IR0 IR7 读/写 控制 逻辑 级联 缓冲器 比较器 RD WR A0 CS CAS0 CAS1 CAS2 SP/EN 优先权判别电路 中断服务寄存器 控制逻辑 中断过程的步骤： 1，外设通过IR0-IR7向8259A请求 2, 8259A通过INT向CPU请求 3，CPU通过INTA向8259A发出响应 4, 8259A向CPU发送中断向量号 5，转到中断处理子程序中运行，cpu通过中断处理子程序进行与外设的数据交换 中断向量表 2、设置中断向量： MOV/STOSW至少会一种 CLI