可测试设计多重描述与成本评价策略研究.pdfVIP

电子测量与仪器学报 2000增刊 可测试设计多重描述与成本评价策略 马季兰 (太量理工大学计算机科学与技术系030024) III珀本文提出了一种用于智能选择可铡试设计技术的多t描述和成木评价方法．多重描述将拓扑描述、基于 规剿集描述和分层规则集描述集成为一体，用于表示设计电路所需舶备种信息．唐本谬竹函戢将不同的■性值 统一成单一的散值分．用于表示可测试设计技术的优劣．而投有使用归一化因子．规贝4模型已用c++语言实现． I关t诩1拓扑描述，规则集描述，分层规则橐描述，成本评价，詹能选掉1』 ～、、一 一、引言 基于知识的可测试设计专家系统需要寄存器传输级描述或任何其它描述作为辕A文件，且 的是选择合适的可测试设计技术用于解决测试困难问题，寄存器传输级描述威任何其它描述通 常来自高级综合工具，而且咀能够组成复杂电路的标准模块库为基础。然而目前大多数可测试 设计专家系统都以拓扑描述表示可测试设计技术．事实上．拓丰卜描述倩化了技术的特性，只能 表示电路的部分信息。此外．拓扑描述将构成电路的模块看成一个整体．可测试设计技术不得 不插入卦整个电路，而没有考虑电路本身固有的可测试性，结果将导致过多的可测试额外硬件 资源．降低了电路的性能和可靠性． 本文提出了一种用于可测试设计专家系统的多重描述方法，多重描述包括拓扑描述、基于 规则集描述和分层规则集描述，提出的多重描述方法可以表示可测试设计专家系统所需的各种 必要信息．拓扑描述由规范和修改构成．基于规则集描述可以衰示某些额外信息，分层规则集 描述则位于电路的底层，以便将电路划分成独立的子电路．为了能睁选择到最佳的可测试设计 技术，以便降低最终可涮试成本，前边提出的大多方法都使用了一个复杂的成本评价函敷．但 这种成本评价函数在识别和转换成本评价园数时十分困难．本文同时提出了一种简单的成本评 价函数，将不同的属性值统一成单一的数值分，用于衡量可测试设计技术的优劣．而且没有使 用归一化因子． 二、可蔫试设计技术多重描述方法 文献中已提出了多种用于选择量佳可漓试设计技术的方法。但是，所有这些方法都是基于 TDM方式(TestableM劬Dd010盯)，应用TDM方式的前提是：各种现有的可测试设计 Design 技术口＆够用拓扑描述表示．事实上，拓扑描述并不眩完全衰示电路的所有信息-而且拓辛卜描述 将模块当作一个整体来看特，可测试设计技术不得不应用到整个屯路模块，模块总是被认为不 可测试的或是易测试的，而投有区分电路模块中可测试区域和不可涓区域．为了降低可测试设 计硬件资源．诸如额外面积资灏、附加涮试引脚数及测试时间等，应当对模块的关键区黜行 定位．可测试设计技术仅插入到关键区域．众所周知，扫描通路技术插入鲥揍块鞠入口，就可 以解决可控倒性问题，如果扫插遥路技术应用判模块输出口。就可以解决可观翻性闯曩，如将 扫描遇路技术应用到模块■入和■出口．那么可控射性和可观测性闯曩将同时得曼脚决．在模 块、扫描移位寄存嚣厦扫描锁存暑之问的蓬接方式有多种多样．根本无法用拓扑描述完全衰示． 19 电子测量与仪器学报 2000增刊 例如，圈1给出了一个用于边界扫描 或扫描通路设计所需的半完成扫描通路电 路。圈1中COMB表示组合逻辑电路， SLAT为扫描镄存器，TDl和Ⅱ，o分别表 示在单扫描通路测试方式下的测试数据输 入和测试数据输出．图1电路和已完成扫 描通路设计电路的区别是：它的扫描通路 还没有被完全确定，连接扫描锁存器韵方 式对通路延迟故障被测度有点接的影响， 显然．在单扫描通路方式下，扫描锁存嚣 SLAT的排列顺序取决于组台逻辑电路的 结构与相邻扫描锁存器的相关系数．将扫 描锁存器连接成单扫描通路根本无法用拓 圈l半完成扫描通路电路 扑描述来表达，基于规则集描述就可以用 于表示扫描通路设计．但在某些情况下，拓扑