Altera CPLDFPGA轻松入门与开发实例第4章 (4).pptVIP

1 设计综合 使用Compiler 的 Quartus II Analysis Synthesis 模块分析设计文件 ，建立工程数据库。Analysis Synthesis 使用 Quartus II Integrated Synthesis综合Verilog(.v)或者VHDL设计文件(.vhd)。根据需要可以使用其它EDA 综合工具综合Verilog HDL或VHDL设计文件，然后生成Quartus II 软件使用的EDIF 网表文件(.edf)或者Verilog Quartus Mapping File (.vqm)。 1 设计综合 2 PLD设计流程 PLD的开发流程一般包括设计定义、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤 。 2 布局布线 1 仿真 新的Quartus II软件不再提供自带的仿真器（Simulator），因此要使用EDA 仿真工具对设计进行功能与时序仿真。 使用 NativeLink 功能，可以让Quartus II 软件编译设计，生成相应的输出文件，然后使用 EDA 仿真工具自动进行仿真。当然也可以在编译之前或编译之后，在Quartus II 软件中手动运行EDA 仿真工具进行功能仿真或时序仿真。功能仿真可以在设计流程中的任何阶段进行。时序仿真则必须在编译之后才能进行。 2 时序分析 （1）启动沿（Launch）和锁存沿（Latch） 2 时序分析 （2）数据到达时间：时钟启动沿使数据从源寄存器到达目的寄存器D输入引脚的时间 2 时序分析 （3）时钟到达时间：时钟到达寄存器时钟引脚的时间 2 时序分析 （4）数据要求信号建立时间：使信号由源寄存器发送必须到达目的寄存器D输入的时间，以便正确采样。 2 时序分析 （5）数据要求信号保持时间：使新信号到达目的寄存器D输入的最早的时间 2 时序分析 （6）Slack：用于衡量设计满足或者不满足时序约束的程度，为了使电路能够正常工作，Slack的计算结必须是正的。 机械工业出版社 * 机械工业出版社 Page * 第4章 Altera开发工具的使用 【学习目标】 熟悉QUARTUS II集成开发环境 熟悉QUARTUS II环境下设计的仿真与时序分析 理解器件的编程与配置 应用MAX II 系列 CPLD中的UFM * 机械工业出版社 Page * 第4章 Altera开发工具的使用 QUARTUS II集成开发环境 4.1 设计工程设置和约束 4.2 设计综合及布局布线 4.3 仿真及时序分析 4.4 * 机械工业出版社 Page * 4.1 QUARTUS II集成开发环境 4.1.1 概述 4.1.2 QUARTUS II的安装 4.1.3 QUARTUS II 10.0图形用户界面介绍 * 机械工业出版社 Page * Quartus II开发软件是Altera公司的第四代可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能。Quartus II可以产生并识别通用的EDIF网表文件、VHDL网表文件和Verilog HDL网表文件，为其他EDA工具提供了方便的接口，可以在Quartus II集成环境中自动运行其他EDA工具。 1 概述 * 机械工业出版社 Page * 2 QUARTUS II的安装 （1）双击安装文件，指定解压路径，例如E:\Altera 。 * 机械工业出版社 Page * 2 QUARTUS II的安装 （2）在软件最终用户许可协议中选中同意项，单击next按钮，打开安装路径选择对话框，在第一栏中输入相应的安装路径。 * 机械工业出版社 Page * 2 QUARTUS II的安装 （3）对所有项目都进行选择后，会出现安装总结对话框，显示安装路径、所选器件等信息，确认后单击next按钮。会出现提示安装完成，单击按钮确认安装完成。 * 机械工业出版社 Page * 4.2 设计工程设置和约束 4.2.1 使用 Assignment Editor 4.2.2 使用 Pin Planner 4.2.3 使用 Settings 对话框 * 机械工业出版社 Page * 1 使用 Assignment Editor 以下步骤描述使用 Assignment Editor 进行分配的基本流程： (1) 打开 Assignment Editor。 (2) 在 Category 栏中选择相应的分配类别。 (3) 在 Node Filter 栏中指定相应的节点或实体，或使用 Node Finder 对话框查找特定的节点或实体。 (4) 在当前