DSP的外围中断PIE.pptVIP

DSP外围中断扩展Peripheral Interrupt Expansion (PIE) PIE将外围高达96个中断源每8个分成一组，分为12组中断，每组一个中断输入线进CPU(INT1-INT12)。 96个中断每个都有一个中断矢量的入口地址，存放在RAM中的指定地址，在CPU响应某一中断时，会自动到相应中断入口地址寻找中断服务程序，执行中断相应操作。 各个中断的开放或禁止由CPU控制PIE和CPU级各个中断使能位完成。 CPU中断系统 中断响应的三个级别 外设级 一旦外设产生中断事件，对应外设的中断标志位寄存器相应位置1。如果对应中断使能位设为1，则外设中断请求信号INTx.y(x=1~12,y=1~8)送到PIE控制器。 PIE级 PIE级每个中断都有一个标志位PIEIFRx.y和一个中断使能位PIEIERx.y。 对每个CPU中断组INT1~12都有一个应答位PIEACKx。 一旦PIE控制中产生中断请求，则相应PIE中断标志位PIEIFRx.y就置1。如果中断使能位PIEIERx.y也为1，则PIEACKx决定CPU是否相应该中断。如果PIEACKx清0，则PIE级中断进入CPU。如果PIEACKx=1，则等待该位变0后将PIE中断送入CPU。 CPU级 当PIE级中断送入CPU后，CPU级中断标志位寄存器的标志位就置1。如果CPU的中断使能寄存器IER相应位置1，且全局中断屏蔽位INTM(ST1寄存器的第0位)为0，CPU就响应中断，进入中断服务程序。 中断响应 在进入中断服务子程序前，DSP硬件会自动将IFRx清0，将CPU内部的一些关键寄存器内容（例如PC的原来内容）入堆栈保存，然后，将IERx清0，INTM置1，禁止其他中断响应，避免中断嵌套。 中断服务程序响应完成后，原来保存内容从中断弹出，但在返回前，需将外设寄存器中断标志位软件清0，以便外设能再次产生中断。 中断响应过程 PIECTRL寄存器 PIEACK寄存器 PIE标志位寄存器(PIEIFRx=1,12) PIE中断使能寄存器(PIEIERx=1,12) CPU级中断标志位寄存器(IFR) CPU级中断使能寄存器(IER) 头文件Piectrl.h中寄存器定义 struct PIE_CTRL_REGS { union PIECTRL_REG PIECRTL; // PIE control register union PIEACK_REG PIEACK; // PIE acknowledge union PIEIER_REG PIEIER1; // PIE INT1 IER register union PIEIFR_REG PIEIFR1; // PIE INT1 IFR register union PIEIER_REG PIEIER2; // PIE INT2 IER register union PIEIFR_REG PIEIFR2; // PIE INT2 IFR register 。。。。。。。 。。。。。。。。 union PIEIER_REG PIEIER9; // PIE INT9 IER register union PIEIFR_REG PIEIFR9; // PIE INT9 IFR register union PIEIER_REG PIEIER10; // PIE INT10 IER register union PIEIFR_REG PIEIFR10; // PIE INT10 IFR register union PIEIER_REG PIEIER11; // PIE INT11 IER register union PIEIFR_REG PIEIFR11; // PIE INT11 IFR register union PIEIER_REG PIEIER12; // PIE INT12 IER register union PIEIFR_REG PIEIFR12; // PIE INT12 IFR register }; PIECTRL定义 struct PIECTRL_BITS { Uint16 ENPIE:1;