Design+and+Simulation+of+a+Novel+24GHz+CMOS+Low+Noise+Amplifier研究.pdf

ofaNovel2．4GHzCMOS andSimulation Design LowNoise Amplifier 郑益昌*纪忠志杨信佳宋大伟詹国裕 。万能科技大学光电工程系；桃园县中坜市万能路一号 明新科技大学电子工程系；新竹县新丰乡新兴路一号 。Email：yccheng@msa．vnu．edu．tw,oryccheng@must．edu．tw 摘要：本篇论文使用台积电0．18“m dB的增益、．28 DesignSystem(ADS)软件进行模拟。所设计的电路可提供25．9 dB的输入反射损 retum return loss，S11)、．34．8 loss，S22)、．68．5dB的输入端与输出 失(input dB的输出反射损失(output 端隔离度(reverseisolation，S12)、2．4dB的噪声指数(noise figure)、一15dBm的第三阶截断点(1IP3)、 ．21dBm的1．dB压缩点(1．dB compressionpoint)及21．2mW的功率消耗(powerdissipation)。 关键字：无线通讯系统CMOS低噪声放大器、1-dB压缩点 益(gain)、低噪声和良好线性度的特性，才能确 一、简介 保整个系统具有最佳的性能，因此设计一个良 随着科技的进步，人与人之间的联系与沟 好的低噪声放大器对无线通讯接收系统来说极 通，已由有线传送进步到无线传输，使得无线 为重要。 communication 通讯系统(wireless system)蓬勃 二、电路设计 发展。 近年来由于CMOS制程技术的快速进 本论文参考【1】．【3】论文设计的观念与 channel 展，闸通道长度(gate length)不断地缩[3】-[6】论文电路的架构，设计出具有高品质且 短，使得CMOS在高频上也有不错的特性，因有用的低噪声放大器电路，如图1所示。 此凭着CMOS低成本、高整合性的特质，射 此电路的架构分成两的部分，第一个部分 频集成电路己逐渐使用CMOS元件来实现， 为叠接式(cascade)架构，以一个共源级 这不但能够增加系统的整合性，也可以降低制 作上的成本。 CG)完成，因为共闸极工作组态没有C战回授路 由于在无线通讯系统的接收机中，第一级 径，所以输出信号不会回授到输入端，输入与 的噪声系数(noise 输出端之间几乎是隔绝的，而且，M1电晶体的 figure；NF)决定整个接收端 的噪声特性，对信号传输品质有很大的影响， 闸汲极间的增益为l，所以Cgdl并没有米勒效应 noise 而低噪声放大器(10w (MillerEffect)的产生[8】。Ml的通道宽度是非常 amplifier，LNA)是射 频接收电路最前端的元件，使接收端具有高增 重要的，因为它对低噪声放大器的效能有很大 ～156一 RFjn 叫