党团工作：总结 计划 汇报 设计 纯word可编辑.pptxVIP

第5章 数字系统设计什么是数字系统数字系统设计的一般过程节日彩灯控制系统设计 15位二进制数密码锁系统设计数字设计第5章什么是数字系统定义 能够存储、传送和处理数据并按照一定程序操作的数字设备，称为数字系统(Digital System)。典型系统 电子计算机、CPU、数字密码锁数字设计第5章方案设计逻辑划分算法设计物理实现图5-1 数字系统设计的一般过程5.1 数字系统设计的一般过程数字设计第5章方案设计逻辑划分算法设计物理实现图5-1 数字系统设计的一般过程5.1.1 方案设计 根据设计要求，包括功能要求和性能指标要求，确定待设计系统的总体方案； 是数字系统设计中最重要也最体现设计者创意的一个环节； 既满足系统功能和性能指标要求，性能价格比又较高。 数字设计第5章5.1.1 方案设计 例5-1 某数字系统用于统计串行输入的n位二元序列X中“1”的个数，试确定其系统方案。 （1）软件编程方案 性能价格比很高，但不属于本课程的范畴。 （2）序列检测器方案 性能价格比将随着序列长度的增加而急剧下降： 从接收序列的可能组合数来假设状态，检测n位序列需要设2n个状态。当n =255时，需要设2255个状态 从当前接收到“1”的个数来假设状态，检测n位序列也需要设n+1个状态 。当n =255时，需要设256个状态数字设计第5章 例5-1 某数字系统用于统计串行输入的n位二元序列X中“1”的个数，试确定其系统方案。 （3）功能分解方案 从实现“1”数统计功能所需要的操作入手，把系统按照操作功能划分为多个模块分别实现，思路与软件编程方案相似。 统计串行序列中“1”的个数，只需要进行以下几种操作： ① 对X的接收位数进行实时累计； ② 对接收到的每一个X位进行是0还是1的判断； ③ 当X=1时使“1”数计数器加1计数； ④ 判断X的全部数位是否统计完毕。 数字设计第5章功能分解方案所需硬件 1个位数计数器：累计接收X序列的位数； 1个“1”数计数器：累计X序列中1的个数； 1个控制电路：判断接收X位是0还是1；如果接收X位是1，使“1”数计数器加1；每接收一个X位，使位数计数器加1；判断X的全部数位是否统计完毕。当X的各位全部统计完毕后，操作结束，“1”数计数器的值就是序列X中“1”的个数。 数字设计第5章状态信息 控 制 子系统 数 据 子系统数据输入启动控制控制信息操作状态数据输出图5-2 数字系统的一般结构5.1.2 逻辑划分 按照现代数字系统的设计理论，任何一个数字系统都可以按照计算机结构原理从逻辑上划分为数据子系统(Data Subsystem)和控制子系统(Control Subsystem)两个部分，如图5-2所示。 核心数字设计第5章状态信息 控 制 子系统 数 据 子系统数据输入启动控制控制信息操作状态数据输出图5-2 数字系统的一般结构5.1.2 逻辑划分 逻辑划分：按照数据子系统和控制子系统功能特点的不同，将待设计系统从逻辑上划分为数据子系统和控制子系统两个部分，导出包含有必要的数据信息、控制信息和状态信息的系统结构框图。 划分原则：工作原理清楚、物理实现方便。数字设计第5章5.1.2 逻辑划分 例5-2 对例5-1中描述的“1”数统计系统进行逻辑划分，并导出系统结构框图。数据子系统 用于统计X中“1”的个数的“1”数计数器和用于记忆X接收位数的位数计数器；控制子系统 判断X位是0还是1、产生“1”数计数器和位数计数器所需要的加1控制信号、判断统计是否结束等。 数字设计第5章启动信号ST X 数据子系统Qk-1~Q0状态信号复位信号 S ST X P2 RST控制器 CONTRP1 DONECLKS位数计数器CTR2 CLK CLR M=2k P RST计数控制Q k-1~Q0 “1”数计数器CTR1 CLKCLR M=2k P DONE操作状态信号CLK图5-3 “1”数统计系统的结构框图序列长度： 2k -1数字设计第5章方案设计逻辑划分算法设计物理实现图5-1 数字系统设计的一般过程5.1.3 算法设计 设计者根据所导出的数字系统结构框图和工作原理，编制出思路清晰、实现简单的系统控制算法。 算法设计往往被看作数字系统设计的关键。 数字设计第5章算法设计的主要工具算法语言 RTL(Register Transfer Language)：寄存器传送语言 GSAL(Group-Sequential Algorithms Language)：分组-按序算法语言 VHDL语言：在这个设计阶段使用VHDL语言不方便 算法图 ASM图 (Algorithmic State Machine Chart )：算法状态机图，是一种用来描述时序数字